Position innerhalb des Seitenbaumes

Institut für Elektrische und Optische Nachrichtentechnik
Lehre
Studentische Arbeiten

Studentische Arbeiten

Aktuell am INT angebotene Bachelor-, Forschungs- und Masterarbeiten

Das INT bietet interessierten Studierenden die Möglichkeit, ihre Abschlussarbeiten in zukunftsorientierten Forschungsprojekten im Bereich der integrierten elektrischen und photonischen Schaltungsentwicklung zu absolvieren.

Aktuelle Arbeiten/Current topics

Investigation and Optimization of Electrodes in Silicon-Organic Hybrid Mach-Zehnder Modulators (BA/FA)

Overview of possible electrode topologies in simplified MZMs

Type of work

Theoretical investigation on characteristics of travelling wave electrodes
Creating calculation scripts in MATLAB
3D Simulation of travelling wave electrodes in Comsol

Description of Work

Optical communication provides high bandwidths to deal with today’s demand of increasing data rates. It is still part of the research to improve the usage of these entire bandwidths. One limiting factor is the modulation of light with Mach-Zehnder modulators (MZM), which are not able to cover the provided frequency ranges. In a silicon-organic hybrid MZM based on the Pockels effect using polymers the light is modulated by applying a radio frequency signal on travelling wave electrodes. Designing an MZM mostly leads to a trade-off between modulation intensity of the light and maximum electrical bandwidth of the electrodes, while the size of the modulator has to be considered. The main part of this thesis is to investigate different topologies of travelling wave electrodes. The coplanar waveguide (CPW) is commonly used, but the coplanar strip line (CPS) could improve bandwidth and modulation intensity keeping the length of the MZM fixed. The design and calculation of new travelling wave electrode topologies shall take place in MATLAB. The results shall then be verified by 3D simulations in Comsol. In the end, the results shall be transferred to plasmonic modulators and thus be optimized.

The thesis may be prepared in English or German.

Requirements

Knowledge of transmission line theory
Basics in photonics and semiconductor physics
Independent way of working

Contact

Detailed Description

Implementation of an Electro-Optical Measurement Setup for Characterizing Mach-Zehnder Modulators (BA/FA)

Simplified diagram of measurement setup

Type of work

Programming measurement software in MATLAB
Determining smart calibration routines for electro-optical measurements
Verifying functionality by measuring actual modulators

Description of Work

The Mach-Zehnder modulator (MZM) is an important component for optical communication, because it represents the interface between the electrical and optical side of an optical transmitter. By stimulating the electrode of an MZM with an electric signal the light signal is modulated. There are several ways to characterize an MZM, but the most significant one is the electro-optical measurement with a radio frequency (RF) stimulus at the electric input to get the electro-optical bandwidth of a particular modulator. The goal of the thesis is to provide a measurement setup including a suitable and smart calibration routine. The used devices are connected to a PC by GPIB interface and shall be controlled by software written in MATLAB. In the end, the setup shall be verified with measurements of actual modulators.

The thesis may be prepared in English or German.

Requirements

Knowledge of basic radio frequency measurement technique
Programming basics (preferably with MATLAB)
Interest in optical communications
Independent way of working

Contact

Detailed Description

Weiterentwicklung einer analogen Schaltungstopologie zur Inferenz neuronaler Netzwerke (FA/MA)

Modell eines künstlichen Neurons, welches bezüglich Parameterschwankungen untersucht werden soll.

Art der Arbeit

Schaltungsentwurf
Konzeptvergleich
Theoretische Untersuchungen

Aufgabenstellung

Künstliche Neuronale Netze (NN) haben in den letzten Jahren eine zunehmende Verbreitung gefunden. Für den dezentralen Einsatz, bei der die Rechenleistung und die daraus resultierende Leistungsaufnahme sehr begrenzt ist, werden daher neue Hardwareimplementierungen benötigt. Einen vielversprechenden Ansatz zur Effizienzsteigerung stellt die analoge statt der üblichen digitalen Berechnung einzelner Signale im neuronalen Netzwerk dar. Im Vergleich zu digitalen Schaltungen ist die Leistungsfähigkeit analoger Schaltungen deutlich sensitiver in Bezug auf Prozess- bzw. Parameterschwankungen. Beim Entwurf solcher Schaltungen ist es daher essentiell, diese Schwankungen zu berücksichtigen, um ein robustes Design zu erhalten. In dieser Arbeit soll daher erforscht werden, in welchem Maß Parameterschwankungen Einflüsse auf die Funktion des vorhandenen Grundkonzepts haben. Des Weiteren sind Verfahren zur Reduzierung der Auswirkungen lokaler Parameterschwankungen der Bauelemente auf die Inferenzfähigkeit des Netzwerks zu untersuchen.

Voraussetzungen

Engagierte Arbeitsweise
Lösungsorientierte Denkweise
Kenntnisse in analogen Schaltungen

Ansprechpartner

Detailbeschreibung

Design of a mm-wave Quadrature Coupler (FA/MA)

Quadrature Coupler

Foto: [1]

Type of work

Layout design of coupler structures
Electromagnetic (EM) field simulation
Optimization

Description of Work

This project aims for the design of an on-chip differential quadrature coupler. A recently published coupler design [1] serves as a starting point. A similar coupler shall be designed and dimensioned for the target semiconductor technology and a frequency around 50 GHz. The coupler layout is analysed by means of electromagnetic (EM) field simulation in Keysight ADS Momentum. The coupler shall be characterized in terms of bandwidth, orthogonality, …
Basic knowledge in the design and dimensioning of mm-wave passives is beneficial.

[1]: Jiayue Wan, Zhiming Chen, Qiang An, and Xinghua Wang, "A Truly Balanced Q-Band CMOS Frequency Doubler Based on Hybrid Quadrature Coupler" in IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, VOL. 27, NO. 2, FEBRUARY 2017

Requirements

Knowledge in design of RFcomponents (transmission lines, inductors, couplers, …)

Contact

Detailed Description

Circuit Design of Key Components for an Analog-to-Digital Converter in Optical Communications (MA)

Exemplary Architecture of a 6-bit Pipelined ADC.

Type of Work

Practical Work in our CAD Lab
Design Key Circuit Diagrams
Implement Schematics with High-Performance SiGe-HBTs
Verify Designs by Time- and Frequency-Domain Simulations

Description of Work

We combine the high data rate of a flash ADC with the higher resolution of a pipeline concept. In this thesis, you will design key components for both parts in a high-performance SiGe BiCMOS technology that is not yet commercially accessible. A sampling front-end and clock driver is already available.
Additional components include, but are not limited to, comparators, buffer amplifiers and a digital encoder in current-mode logic. You will optimize your design through simulations and gather profound knowledge of time- and frequency- domain analysis. Upon completion of the circuit schematic, it can be tested for robustness with corner and mismatch simulations.
This work provides insights into the design processes that you find in semiconductor industry or research institutions all over the world and prepares for a career in these areas. The master thesis can be prepared in English or German language.

Favored Skills & Interests

Experience with Circuit Design & Simulation Tool (best: Cadence Virtuoso)
Integrated Mixed-Signal Circuits
Basic Transistor Amplifiers
Interest in High-Frequency Electronics

Contact

Philipp Thomas

Detailed Description

Untersuchung von rückseitenbasierten optischen Glasfaser-Chip-Schnittstellen (BA/FA/MA)

Schematische Darstellung eines Chips mit rückseitiger Faserzuführung.

Art der Arbeit

Simulation und Optimierung eines integrierten Gitterkopplers
Messungen

Aufgabenstellung

Zu Beginn des neuen Forschungsprojekts wird im Rahmen dieser Arbeit untersucht, welche Probleme durch die Kopplung über die Chiprückseite entstehen. Dafür werden Messungen von bereits gefertigten Gitterkopplern und Simulationen angefertigt und ausgewertet, um Lösungsansätze zu finden. In enger Absprache mit dem IMS CHIPS und unter Berücksichtigung des Fertigungsprozesses wird ein erster optimierter Entwurf zur Kopplung über die Rückseite erstellt.

Voraussetzungen

Interesse an neuen Entwicklungen im Bereich der Photonik
Eigenständige Arbeitsweise

Ansprechpartner

Detailbeschreibung

Skalierbarer integrierter Lock-In-Verstärker für die multispektrale, stimulierte Raman-Mikroskopie (MA)

Prinzipschaltbild eines einfachen Lock-In-Verstärkers. Die Schaltung ist mit einem einfachen AM-Radio vergleichbar.

Art der Arbeit

Schaltungsentwurf/Simulation
Theoretische Untersuchungen
Konzeptvergleiche
Simulation und Optimierung eines integrierten Gitterkopplers

Aufgabenstellung

Im Rahmen der Arbeit, welche in Kooperation mit Herrn Dr. Volkmer vom 3. Physikalischen Institut stattfindet, soll zunächst eine systematische Untersuchung des Gesamtsystems erfolgen, um entsprechende Anforderungen für die Subkomponenten zu definieren. Dazu wird das Systemmithilfe von VerilogA-Modellen aufgebaut und simuliert. Im zweiten Teil der Arbeit soll eine der kritischen Subkomponenten (z.B. der LNA oder der Mischer) anhand der zuvor definierten Anforderungen auf Transistorebene als Schaltplan in Cadence Virtuoso entworfen werden. Die Frequenz des Eingangssignals beträgt ca. 20 MHz.

Voraussetzungen

Gute Kenntnisse über analoge CMOS-Schaltungen (z.B. VST I+II, CDNSC)

Ansprechpartner

Sebastian Kelz
Dr. A. Volkmer (3. Phys. Inst., PWR 57)

Detailbeschreibung

Rauscharmer Verstärker mit Störungsunterdrückung für integrierten Lock-In-Verstärker (FA/MA)

Der Rauscharme Verstärker (LNA) bildet die erste Stufe eines Lock-In-Verstärkers, der es ermöglicht die extrem schwachen Signale der stimulierten Raman-Spektroskopie möglichst rauscharm auszugeben.

Art der Arbeit

Schaltungsentwurf/Simulation
Theoretische Untersuchungen
Konzeptvergleiche

Aufgabenstellung

Als Ausgangsbasis soll zunächst ein Modell für die Photdiode und das beobachtete Ausgangssignal als Schaltplan in Cadence entwickelt werden. Anschließend sind verschiedene mögliche Topologien zur Subtraktion des Störsignals zu recherchieren und zu vergleichen. Hierbei ist insbesondere das Rauschverhalten zu betrachten. Anhand dieser Recherchen soll eine Schaltung als Schaltplan auf Transistorebene ungesetzt werden, die das Eingangssignal der Photodiode verstärkt ausgibt, wobei das Störsignal möglichst gut zu unterdrücken ist. Je nach Fortschritt der Arbeit kann zudem eine Schaltung entwickelt werden, die die Amplitude und Phasenlage des bekannten Störsignals an die Anforderungen der Verstärkerschaltung anpasst. Der Entwurf erfolgt in Cadence Virtuoso in 65 nm CMOS.

Voraussetzungen

Gute Kenntnisse über analoge CMOS-Schaltungen (z.B. VST I oder CDNSC)
Forschergeist

Ansprechpartner

Sebastian Kelz

Detailbeschreibung

Entwurf eines Spannungsversorgungs-Chips mit integrierter Messfunktion (MA)

Blockschaltbild eines einfachen Linearreglers mit Messfunktion.

Art der Arbeit

Schaltplan- und Layoutentwurf mit Cadence-Virtuoso
Simulation

Aufgabenstellung

Zunächst erfolgt eine Einarbeitung in die Funktionsweise von Linearreglern. Im Anschluss erfolgt der Schaltungs- und Layoutentwurf einschließlich Simulation mit Cadence in einer 350 nm CMOS-Technologie. Beim Layout sind besondere Anforderungen an die hohe Stromaufnahme zu beachten. Für präzise und temperaturunabhängige Spannungen eignen sich Bandabstandsreferenzschaltungen mit Temperaturkompensation. Optional können zur Bestimmung der Messgrößen Analog-Digital-Umsetzer mit z.B. 10 bit Auflösung entworfen werden.

Voraussetzungen

Grundlagen Integrierter Schaltungen
Integrierte Mischsignalschaltungen
Verstärkertechnik I
Empfohlen: Cadence-Kenntnisse aus Fachpraktikum oder vergleichbar

Ansprechpartner

Thomas Veigel

Detailbeschreibung

Zeitbasierte Eingangsstufe für ladungsbasierte Sensorsysteme (FA/MA)

Konzept einer einfachen zeitbasierten Eingangsstufe für Ladungen.

Art der Arbeit

Schaltungsentwurf / Simulation
Analyse des Rauschverhaltens

Aufgabenstellung

Erarbeitung des Stands der Technik und der Grundkonzepte zeitbasierter Eingangsstufen.
Systematische Untersuchung einer Topologie bezüglich des Rauschverhaltens und der Linearität.
Schaltplanentwurf für eine Topologie in Cadence Virtuoso.
Vergleich der Ergebnisse mit den vorhandenen Ergebnissen einer klassischen Eingangsstufe.

Voraussetzungen

Eigenverantwortliche Arbeitsweise
Grundkenntnisse des analogen Schaltungsentwurfs

Ansprechpartner

Sebastian Kelz

Detailbeschreibung

Entwurf von Komponenten für einen analogen 4-zu-1 Multiplexer mit sehr hoher Bandbreite (BA/FA/MA)

Art der Arbeit

Schaltungsentwurf
Maskenentwurf

Aufgabenstellung

Für den Multiplexerkern existiert bereits ein erster Entwurf. Das Layout des Kerns soll fortgeführt werden, wobei auf geringe parasitäre Kapazitäten und Induktivitäten zu achten ist, um eine hohe Bandbreite zu erreichen. Außerdem sind Takttreiber und -Teiler zu entwerfen, sowie ein Ausgangsverstärker. Je nach Art und Umfang der Arbeit kann der Schaltplan- und/oder Layoutentwurf einer Teilkomponente durchgeführt werden. Die schnellen Schaltungsteile werden in einer modernen BiCMOS-Technologie in differentieller Stromschaltertechnik entworfen.

Voraussetzungen

Integrierte Mischsignalschaltungen
Verstärkertechnik
Fachpraktikum „Grundlagen Integrierter Schaltungen”

Ansprechpartner

Tobias Tannert

Detailbeschreibung

Entwurf eines breitbandigen linearen Ausgangsverstärkers (BA/FA/MA)

Abb. 1: typische Ausgangsstufe / Abb. 2: T-Coil-Peaking / Abb. 3: Gekoppelte Spulen

Foto: Abb. 1: INT, Abb. 2 u. 3: C. Knochenhauer, B. Sedighi and F. Ellinger, "A Comparative Analysis of Peaking Methods for Output Stages of Broadband Amplifiers," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 58, no. 11, pp. 2581-2589, Nov. 2011

Art der Arbeit

Schaltungsentwurf
Entwurf passiver Komponenten und Spulen
Simulation und Optimierung

Aufgabenstellung

Ziel dieser Arbeit ist der Entwurf eines breitbandigen linearen Ausgangsverstärkers. Dabei soll insbesondere eine gute Ausgangsanpassung an 50 Ohm erreicht werden. Eine Möglichkeit besteht im Einsatz einer T-Coil-Struktur am Ausgang, wobei gekoppelte Spulen eine hohe Bandbreite und gute Anpassungermöglichen sollen. Auch andere Ansätze sind denkbar. In der Arbeit soll eine einfache Ausgangsstufe in einer modernen Bipolartechnologie entworfen werden. Dazu gehört insbesondere der Entwurf von passiven Ausgangsstrukturen und Spulen und deren elektromagnetische Feldsimulation mit ADS Momentum. In einer Literaturrecherche sollen die Grundlagen der T-Coil Technik erarbeitet werden

Voraussetzungen

Kenntnisse im Schaltungsentwurf
Solide Kenntnisse in Analogschaltungen

Ansprechpartner

Tobias Tannert

Detailbeschreibung

5-6 GHz 0.25 μm SiGe BiCMOS TX/RX Switch Design (BA/FA/MA)

Objectives

CMOS RF Switch
Design
Time-Division Duplexing Solutions
Development and dimensioning of a input & output matching circuit
Simulation and optimization
EM simulation of the passive devices

Task

The thesis covers the following tasks:

Comparison of TX/RX Switch Topologies in 5-6 GHz frequency band
Design of CMOS RF switch
Characterization, modelling and simulation of the passive devices
Develop input & output matching to realize a wideband LNA and PA

Requirements

Basic knowledge in high frequency circuit design or related courses
Lectures “IMS” and “PDIC” are recommended

Contact

Sefa Özbek

Detailed Description

Studie zur periodischen Umschaltung des Arbeitspunkts in Ladungsverstärkern zur Reduzierung der Rauschleistung (MA)

Vereinfachte Eingangsstufe eines Ladungsverstärkers

Art der Arbeit

Verstärkerentwicklung
Theoretische Untersuchung des Rauschverhaltens

Aufgabenstellung

Die grundsätzliche Anwendbarkeit des Verfahrens in Ladungsverstärker-ähnlichen Systemen wird in demonstriert. Ziel der Arbeit ist es, die potentielle Reduzierung der Rauschleistung durch die Umschaltung des Arbeitspunkts mit den durch diese hervorgerufenen, zusätzlichen Störungen zu vergleichen. Dazu sollen zunächst die Grundlagen des Verfahrens erarbeitet werden. Hauptteil der Arbeit ist die Entwicklung eines integrierten Ladungsverstärkers, der das Verfahren einsetzt. Der Schwerpunkt liegt dabei auf der Minimierung und Quantifizierung der durch das Umschalten des Arbeitspunkts hervorgerufenen zusätzlichen Störungen.

Voraussetzungen

Grundkenntnisse Verstärkertechnik
Grundkenntnisse Halbleiterphysik

Ansprechpartner

Sebastian Kelz

Detailbeschreibung

Passive Siliziumnitrid-Bauelemente für integrierte optische Sensoren (BA/FA/MA)

Art der Arbeit

Simulation von passiven integrierten photonischen Bauelementen
Design und Dimensionierung der Bauelemente auf Maskenebene
Vergleich der Simulationen mit selbstdurchgeführten Messungen

Aufgabenstellung

Für die ersten Versuche im Si₃N₄-Materialsystem sollen die drei passiven Komponenten einmodiger Wellenleiter, Gitterkoppler und 3dB-Signalteiler bei verschiedenen Wellenlängen untersucht und simuliert werden. Anschließend sollen die untersuchten Bauelemente dimensioniert und ein Layout mit den resultierenden Geometrien mithilfe der Software Cadence entworfen werden. Vergleichsmessungen sollen bei rechtzeitiger Fertigung des photonischen Chips die Simulationen verifizieren und Optimierungsmöglichkeiten aufzeigen. Außerdem soll eine Literaturrecherche gängige Detektionsmechanismen aus der integrierten Photonik vorstellen. Erste Teststrukturen mit Ringresonatoren können im Anschluss entworfen werden.

Voraussetzungen

Interesse an neuen Entwicklungen im Bereich der Photonik
Grundlagen in Optoelektronik, Halbleitertechnologieoder Optik wünschenswert
Vorkenntnisse in der Siliziumphotonik von Vorteil
Selbstständige Arbeitsweise

Ansprechpartner

Niklas Hoppe

Detailbeschreibung

Legende: BA: Bachelorarbeit, FA: Forschungsarbeit, MA: Masterarbeit

Neben den hier aufgelisteten Themen bieten wir auch kurzfristig Arbeiten zu unseren aktuellen Forschungsgebieten an. Teilweise können Masterarbeiten auch in abgespeckter Form als Bachelor- oder Forschungsarbeit durchgeführt werden. Die abgeschlossenen Arbeiten bieten Ihnen ebenfalls Überblick über das weite Themensprektrum des Instituts.Sprechen Sie bei Interesse einfach unsere Mitarbeiter an.

Die Projekte erfolgen in enger Zusammenarbeit mit renommierten nationalen und internationalen Forschungsinstitutionen und bieten Studierenden optimale Voraussetzungen, um ihre im Studium angeeigneten Fachkenntnisse an konkreten und praxisnahen Aufgabenstellungen einzusetzen und darüber hinaus anwendungsorientiert zu vertiefen. Spannende theoretische und praktische Aufgaben, die gemeinsam mit erfahrenen Doktoranden und Post-Docs erarbeitet werden, bieten hervorragende fachliche als auch persönliche Entfaltungsmöglichkeiten für den weiteren Berufsweg.

Abgeschlossene Arbeiten/Completed theses

2018
1. “Integrierter polarisationsteilender Gitterkoppler mit festem Glasfaseranschluss,” Bachelorarbeit, no. 1054.
  - Abstract
  Die nachfolgende Bachelorarbeit beschäftigt sich im ersten Teil mit der Charakterisierung von mehreren zweidimensionalen polarisationsteilenden Gitterkopplern. Zwei Gitterkopplerarten werden hier betrachtet: nicht fokussierende und fokussierende zweidimensionale Gitterkoppler. Für diese Aufgabe wird ein vertikaler Messplatz mit dem Kopplungswinkel von 9◦ verwendet. Die Charakterisierung der besten optimierten fokussierenden Struktur ergibt eine maximale Ezienz von etwa −5,6 dB, wobei die Verluste, die durch die Taper entstehen, bei der Charakterisierung mitberücksichtigt sind. Danach werden die maximalen gemessenen Kopplungsezienzen dieser Koppler mit denen der Simulation verglichen. Als nächstes wird mithilfe eines passenden zweidimensionalen Gitterkopplers die kompakte Faserschnittstelle realisiert. Dazu soll die Glasfaserzuführung seitlich über dem Chip erfolgen. Anschlieÿend wird das Resultat in ein zuvor designtes Gehäuse eingebaut. Den Abschluss der Arbeit bildet die Charakterisierung des fertigen Aufbaus.
2. “Untersuchung und Entwurf von Schnittstellen und Schutzkonzepten gegen elektrostatische Entladungen für 28-nm-CMOS-Schaltungen,” Bachelorarbeit, no. 1045.
  - Abstract
  In der vorliegenden Arbeit werden Schnittstellen und Schutzkonzepten gegen elektrostatische Entladung für eine CMOS-Schaltung mit Gatelänge von 28 nm untersucht und entworfen. Der ESD-Puls wird von HBM(Human body model) mit 1kV Spannungsquelle erzeugt und an die Schutzschaltung angelegt. Das Schutzkonzept wurde vom Halbleiterhersteller STMicroelectronics entwickelt. Nach der Simulation auf Schaltplanebene wurde das Schaltungslayout angefertigt. Im Folgeschritt wurden parasitäre Effekte aus dem Layout extrahiert, anschließend wurden die Simulationen sowohl auf der Schaltplanebene alsn auch auf der Layoutebene miteinander verglichen. Dabei wurde festgestellt, dass die parasitären Kapazitäten einen vernachlässigbar kleinen Einfluss auf das Layout haben. Bei Berücksichtigung der parasitären Widerstände im Layout wurde festgestellt, dass im Gegensatz zur Simulation der Schaltungsebene höhere Spannungsamplituden auftreten. Die Simulationen haben gezeigt, dass die Schutzschaltungen ihre Aufgabe sowohl auf die Schaltplanebene als auch auf der Layoutebene zufriedenstellend erfüllen und den ESD-Puls abbauen. Im normalen Betriebsfall hat aber die Schaltung hinsichtlich der Stromaufnahme einen Nachteil, dieser zeigt sich in Form von hohen Leckströmen in den ESD-Schutzschaltungen für die Eingangssignale.
3. “Redesign of an LNA for 5 GHz to 6 GHz Band,” Studienarbeit, no. 1051.
  - Abstract
  In this work, a low noise amplifier (LNA) is designed for the 5 GHz WLAN band. The LNA includes an on-chip input transformer for impedance matching to switches at the input side which are also included in the evaluation of the circuit. For designing the LNA, preliminary analyses are conducted that focus on the transistor parameters transit frequency, maximum oscillation frequency and current density for lowest noise figure. With the results from these analyses, four basic LNA designs (common-emitter and cascode, each without and with an additional common-emitter output stage) are build and evaluated and the cascode topology is chosen for the final LNA design. Several input transformers are designed, simulated and evaluated to choose the appropriate one for the LNA design. The selected one is modeled for further investigations and ways to improve on-chip transformers are presented. The complete input signal path is built up and simulated step-by-step, with evaluation of changes in the key performance parameters after each step. These key performance parameters consist of the gain, input reflection coefficient, output reflection coefficient and noise figure. As the switches that are included in the signal path allow to bypass the LNA this offstate is also investigated regarding insertion loss and overall isolation.
4. “Integrierte Wellenleiter-Fotodiode basierend auf laserkristallisierten Germaniumschichten,” Bachelorarbeit, no. 1056.
  - Abstract
  In dieser Arbeit werden oberflächenkontaktierte Metall-Halbleiter-Metall-Fotodioden mit Germanium als aktives Material entworfen, hergestellt und charakterisiert. Als Ausgangsmaterial dient ein Silizium-Auf-Isolator-Substrat auf welches eine 600 nm dicke amorphe Germaniumschicht thermisch aufgedampft wird. Die aufgedampfte Germaniumschicht wird anschließend durch einen Laserstrahl aufgeschmolzen, so dass polykristallines Germanium wächst. Dabei wird unter anderem die Pulsenergiedichte des Lasers variiert. Die so entstandenen polykristallinen Ge-Schichten werden optisch mit einem Laserscanmikroskop und einem Rasterelektronenmikroskop untersucht. Mit Hilfe der Ramanspektroskopie werden Erkenntnisse über die Kristallinität der Schichten gewonnen. Nach der Optimierung der Rekristallisation sollen diese auf, vom Institut für Mikroelektronik (IMS)-Stuttgart, vorstrukturierte Silizium-Chips integriert werden. Dafür werden unterschiedliche Elektrodenstrukturen mit unterschiedlichen Abmessungen entworfen und vorgestellt. Nach erfolgreicher Herstellung dieser Strukturen können diese in der modernen Nachrichtentechnik zur Strahlungsdetektion im Infrarotbereich eingesetzt werden und sind vielversprechende Kandidaten für integrierbare Fotodioden.
5. “Entwicklung eines logarithmischen Verstärkers mit mehr als 80 dB Dynamikumfang,” Bachelorarbeit, no. 1041.
  - Abstract
  In dieser Arbeit wird die Entwicklung eines echten, rauscharmen, logarithmischen Spannungsverstärkers mit mehr als 80 dB Dynamikumfang für Raumfahrtanwendungen beschrieben. Angefangen von der theoretischen Betrachtung von analogen Verstärkergrundschaltungen werden die 3 meistverwendeten Schaltungstopologien zur Approximation von logarithmischen Übertragungsverläufen analysiert und für den Einsatz des zu entwerfenden Verstärkers bewertet. Mithilfe dieser Topologien wird die logarithmische Übertragungsfunktion durch lineare Approximation nachgebildet. Nach der Wahl der geeigneten Topologie wird ein mathematischer Vergleich herangezogen, der die Differenz der sukzessiven Approximation zu einer idealen logarithmischen Kennlinie untersucht. Es wird festgestellt, dass ab 10 Stufen die Differenz für den betrachteten Ausgangssignalbereich von 10 µV bis 1 V stets < 1 dB ist. Im nächsten Schritt wird die Funktionen für eine Stufe abgeleitet, Kriterien zur Dimensionierung der Bauelemente aufgestellt und durch Unterteilung in Subschaltungen umgesetzt. Eine Stufe besteht aus einem Kernverstärker, dessen Aufgabe es ist, das Eingangssignal stets mit einem Faktor von 2,49 zu verstärken und einem Limitierer, der diese Verstärkung auf einen Eingangssignalbereich von 0,1 V begrenzt. Der finale Entwurf des Verstärkers in CMOS-Technologie aus 10 Stufen, die in der Parallel-Summation-Topologie realisiert ist, deckt sich sehr gut mit der mathematischen Approximation. Abweichungen sind auf < 0,3 dB beschränkt. Im betrachteten Frequenzbereich von 7 Hz- 300 kHz weist eine Stufe ein eingangsbezogenes Rauschen von 23,4 µVrms bei einer Gesamtleistungsaufnahme von 44,45 mW auf.
6. “Entwurf eines analogen 4:1-Multiplexers mit sehr hoher Bandbreite in einer 130 nm BiCMOS Technologie,” Forschungsarbeit, no. 1047.
  - Abstract
  Die größer werdende Nachfrage nach schnelleren Kommunikationssystemen mit höherer Bandbreite fordert die Entwicklung von sehr schnellen Digital-Analog-Wandlern. Die Abtastrate dieser Wandler ist stark begrenzt durch große Ausgangskapazitäten, da viele Schaltungselemente parallel am Ausgangsknoten hängen. Diese Arbeit befasst sich mit dem Entwurf eines analogen „vier-zu-eins“-Multiplexers in einer führenden 130 Nanometer BiCMOS Technologie. Der Multiplexer ermöglicht die Zeitverschachtelung von vier Digital-Analog-Wandlern. Dies erhöht die Abtastrate um Faktor vier, verglichen mit einem einzelnen Wandler. Zwei verschiedene Schaltungsvarianten werden erläutert. Dabei handelt es sich zum einen um einen monolithischen „vier-zu-eins“-Multiplexer und zum anderen um einen Multiplexer in Baumstruktur, der aus drei „zwei-zu-eins“-Multiplexern besteht. Die Baumstruktur zeigt große Vorteile bei hohen Abtastraten. Das Ergebnis dieser Arbeit ist ein analoger Multiplexerkern mit einer Abtastrate von 160 GSa/s und einer -3-dB-Bandbreite von mehr als 80 GHz. Die differentielle Ein- und Ausgangsspannungsamplitude beträgt 0,5 V. Auch bei hohen Abtastraten zeigt die Schaltung gute lineare Eigenschaften. So wird bei 3 GHz Signalfrequenz ein störfreier Dynamikbereich (SFDR) von über 40 dB und eine effektive Auflösung (ENOB) von 6,6 erreicht.
7. “Evaluation eines echtzeitfähigen digitalen Korrekturverfahrens für einen Analog/Digital-Umsetzer,” Bachelorarbeit, no. 1040.
  - Abstract
  In dieser Arbeit werden das Prinzip und die Eigenschaften des Analog-Digital-Umsetzers erklärt und die Grundlagen des Korrekturverfahrens beschrieben. Mithilfe des Korrekturverfahrens laut der 3D-LUT (Dreidimensionale Look-Up-Tabelle) werden sowohl der SFDR (Störungsfreier Dynamikbereich, eng: Spurious Free Dynamic Range) als auch das SNDR (eng: Signal-to-Noise and Distortion Ratio) verbessert. Die Zeitabhängigkeit bzw. die Temperaturabhängigkeit des Korrekturverfahrens wird auch diskutiert, d.h., ob das Korrekturverfahren über einen längeren Zeitraum noch sinnvoll funktioniert und wie es sich bei Heize verhält. Mangle des Kältegerätes ist es bei Kälte nicht untersucht. Der ADC wird mit der Abtastrate fs = 6GHz, nominaler Auösung nnom = 9,5Bit und auf zwei Platinen SN015 und SN014 untersucht. Durch das Korrekturverfahren der Platine SN015 werden der SFDR um bis zu 32dB und das SNDR um ca. 5dB verbessert. Bei der Platine SN014 werden der SFDR um bis zu 27dB und das SNDR um ca. 4dB verbessert.
8. “Design of a High-Speed Clock Regeneration Circuit for a 128 GS/s Analog Demultiplexer,” Masterarbeit, no. 1048.
  - Abstract
  Abstract In this master thesis, a high-speed clock regeneration circuit for a 128 GS/s analog demultiplexer is designed in a 250 nm SiGe BiCMOS technology from Infineon Technologies and verified on RLC extracted post-layout level. The gain and bandwidth of the designed clock regeneration circuit are 32 dB and 76 GHz respectively. The peak-to-peak jitter is determined as 98.99 fs and the overall power consumption of the clock recovery to 366.1 mW. Since the analog demultiplexer requires two additional 32 GHz clocks phase shifted by 90◦, a frequency divider by 2 (FD/2) is integrated within the clock regeneration circuitry. Within this thesis, two amplifier architectures are considered and studied for the clock regeneration circuit. At first, the design of Cherry Hooper (CH) amplifiers with emitter feedback and then Differential amplifiers (DA) with inductive peaking are schematically studied and compared against each other in B11HFC technology by Infineon Technologies. The CH amplifier is designed with emitter feedback for bandwidth enhancement. The inductor design of the differential amplifier is carried out using Momentum simulator 7.6.1 within Cadence Virtuoso IC 6.1.6. The peakto-peak output voltage swing is measured at 500 mV. On simulation level, though CH amplifiers with emitter feedback provides high gain and consumes less area for higher order amplifiers, they produce a strong roll-off gain at larger frequencies when a stronger negative feedback is chosen and attains less bandwidth for higher order amplifiers. On the other hand, DA with inductive peaking provide a significant increase in bandwidth with less power consumption than CH amplifiers. Also they provide smaller gain roll-off at higher frequencies with comparable gain peaking than CH amplifiers which makes them efficient to regenerate the clock signals beyond the 3 dB bandwidth point. Due to these reasons, the Differential amplifier with inductive peaking is chosen over Cherry Hooper amplifier with emitter feedback in this master thesis for designing the Clock regeneration circuit.
9. “Extrem rauscharmer Ladungsverstärker für schnellste Staubteilchen,” Forschungsarbeit, no. 1043.
  - Abstract
  Für Raumfahrtanwendungen wird ein rauscharmer Ladungserstärker in dieser Arbeit aufgebaut. Von großer Bedeutung für die Schaltungsentwicklung sind die Realisierung einer hohen Verstärkung im Betriebsfrequenzbereich von 10 kHz bis 50 MHz und die Rauschminimierung des Gesamtsystems. Der Entwicklungsprozess basiert auf den entsprechenden theoretischen Grundlagen über z.B. Kaskodenschaltung, Stromspiegel und äquivalente Rauschladung. Die notwendige Voraussetzung für ein rauscharmen Ladungsverstärker ist, eine geeignete Technologie mit optimalem Rauschverhalten zu wählen. Dabei werden verschiedende Halbleiterprozesse verglichen und schließlich wird die Technologie 65 nm-1,8 V-PSVT von STMicroelectronics als die ideale Option für den folgenden Entwurf gewählt. Bei der Schaltungsauslegung werden mehrere Bausteine eingesetzt. Der Entwurfprozess des rauscharmen Ladungsverstärkers wird unter den bestimmten Rahmenbedingungen, wie die Detektorkapazität von 5 pF und die Rückkopplungskapazität von 200 fF, berücksichtigt. Der Entwurf lässt sich mithilfe der Entwurfsanforderungen und der Simulationsergebnisse untersuchen. Als die Endergebnisse der Eingenschaften des entworfenen Verstärkers beträgt die Verstärkung bei 50 MHz ungefähr 53,91 dB, der Phasenrand ungefähr 82,32 Grad und die äquivalente Rauschladung ungefähr 129, 7 e− auf.
10. “Entwurf und Optimierung eines rücksetzbaren, strahlungsharten Taktteilers mit Fehlerdetektion und zugehörigen Komponenten,” Bachelorarbeit, no. 1044.
  - Abstract
  In dieser Bachelorarbeit wird der Entwurf eines strahlungsharten Taktteilers und der für die Strahlungshärte notwendigen Komponenten beschrieben. Zuerst werden die theoretischen Grundlagen der Teilchenstrahlung im Weltraum und ihre Effekte auf integrierte Schaltungen vorgestellt. Darauf folgt der Entwurf der strahlungsharten Komponenten. Diese sind hier ein Guard Gate, ein D-Flipflop und ein RS-Flipflop. Anschließend wird das neue Konzept des Taktteilers vorgestellt, das einen bereits vorhandenen alten Entwurf um Rücksetzmöglichkeiten und eine Fehlererkennung erweitert. Dieses neue Konzept wird mithilfe der strahlungsharten Komponenten für den Einsatz im Weltraum optimiert und entworfen. Abschließend werden Simulationsergebnisse vorgestellt. Die entworfenen Komponenten und der Taktteiler funktionieren wie gewünscht. Im Taktteiler entstehende Fehler werden in weniger als 1 ns erkannt. Außerdem ist der Taktteiler wie gefordert rücksetzbar und läuft nach einem Reset zuverlässig an.
11. “Optimierung einer automatischen Verstärkungsregelung in einer 130 nm CMOS-Technologie,” Forschungsarbeit, no. 1039.
  - Abstract
  In der vorliegenden Arbeit geht es um die automatische Verstärkungsregelung (AGC) im Empfängersystem. Eine AGC besteht aus Verstärker mit einstellbarer Verstärkung (VGA), Gleichtaktregler, Demodulator, Entscheider und Regler. Zunächst werden die theoretischen Grundlagen diese Komponente erklärt. Dann werden die Funktionen der einzelnen Komponente der AGC vorgestellt. Dann wird der Regler beschrieben, da der Regler eine wichtige Rolle in der VGA spielt. In der Arbeit werden insgesamt drei Regler vorgestellt und verglichen. Anschließend können auch unterschiedliche Auslegungen des AGC-Systems dargestellt werden. Diese Auslegungen sind mit unterschiedlichen Komponenten und verschiedenen Schaltplan aufgebaut. Nach dem Vergleich der allen Auslegungen wird eine beste Auslegung festgelegt.
12. “Simulation von Sub-Wellenlängen-Wellenleitern,” Bachelorarbeit, no. 1052.
  - Abstract
  Die vorliegende Bachelorarbeit befasst sich mit der Simulation von Sub-Wellenlängen-Wellenleitern. Sub-Wellenlängen-Wellenleiter sind dielektrische Wellenleiter, die als Bragg-Gitter ausgeführt sind, also eine periodische Variation des Brechungsindex aufweisen. Bragg-Gitter haben Wellenlängenbereiche unterhalb der Abmessungen des Wellenleiters, in denen sie einfallendes Licht nahezu vollständig reflektieren. In der Nähe dieser Bandlücken entsteht Slow-Light. Die Verlangsamung des Lichts erlaubt es, kompaktere Modulatorarme in Mach-Zehnder-Modulatoren herzustellen und die erforderliche Spannung zur Modulation zu reduzieren. Kern dieser Arbeit ist die Entwicklung und Verifizierung einer Simulationsmethodik zur Simulation von Sub-Wellenlängen-Wellenleitern. Die Simulationsergebnisse werden mit Messungen vorhandener Strukturen verglichen. Es zeigt sich eine gute Übereinstimmung. Abschließend wird der Füllfaktor eines Wellenleiters zur Optimierung variiert. Es zeigt sich, dass ein Kompromiss zwischen Gruppengeschwindigkeit und Bandbreite gefunden werden muss. Eine Verringerung der Gruppengeschwindigkeit auf 1/18 der Vakuumlichtgeschwindigkeit ist nur über einem Bereich von wenigen Nanometern zu beobachten, wohingegen eine Verringerung auf 1/6 über einen Bereich von ca. 60nm zu sehen ist.
13. “Design and Implementation of a DRP Component for Multi-Input and Multi-Output MMCM of Xilinx 7 Series and Virtex-6 FPGA,” Masterarbeit, no. 1055.
  - Abstract
  For the field-programmable gate array (FPGA) based systems, mixed-mode clock managers (MMCMs) are usually used to generate clock signals to drive synchronous digital circuits. Sometimes the MMCM generated clock signals need to be change dynamically when the circuit is running, in this case the MMCM output clocks can be changed in frequency, phase and duty cycle through the dynamic reconfiguration port (DRP) on the fly. The uncertainty of clock signals, which can be observed as timing fluctuation in the time domain as well as frequency instability in the frequency domain, has to be taken into consideration in timing sensitive application designs. The clock signal uncertainty can be quantitatively analyzed either in the time domain as jitter or in the frequency domain as phase noise. This master thesis concentrates on multi-input multi-output (MIMO) MMCM systems of both 7 Series and Virtex-6 FPGAs with two input clocks and up to seven output clocks. The master thesis proposes the algorithms to determine optimum reconfiguration attribute values according to the complex frequency, phase, and duty cycle requirements, which ensure to generate clock signals with high accuracy and low jitter. In addition, we present also the dynamic reconfiguration component designs that are able to change the output clock signals in frequency, phase and duty cycle dynamically, and fine-tune the phase shift with very high resolution as well. In this master thesis, the test setups for our frequency, phase shift, and duty cycle measurements, as well as for the phase noise and jitter tests, are also illustrated in detail. Furthermore, the algorithms proposed in this master thesis are compared with Xilinx GUI tool Clocking Wizard by showing selected end-to-end results that have been measured according to various frequency, phase, and duty cycle requirements. Their phase noise and calculated jitter of the MMCM output clocks have been also compared in this thesis.
14. “Operationsverstärkerschaltung zur Messung von Strömen im Nanoampere-Bereich,” Forschungsarbeit, no. 1042.
  - Abstract
  The following work discusses the desgin and characterization of an operational amplifier for measuring nano-ampere currents. Furthermore the work serves as a basis for the following built of an amplifier-circuit for a novel nano-acceleration-sensor. At the beginning theoretical calculations for choosing the right operational amplifier are made. The operational amplifier must have an minimal gain-bandwidth-product of 8.3 MHz, noise as low as possible and an output voltage range from 0 V to 5 V. Farther problems in layout development are shown and appropriate solving approaches are made. With help of various approaches it is possible to reduce the parasitic capacities of the circuit board to a value of 32 fF. The evaluation shows an achievable frequency of 44.2 kHz with an transimpedance of 108 V/A. The input referred noise with 15,2 fA/ √Hz is correspondingly low.
15. “Charakterisierung von Polymer-Deckschichten in integrierten Silizium-Hybrid-Modulatoren,” Masterarbeit, no. 1046.
  - Abstract
  In der vorliegenden Masterarbeit wird der Einfluss von speziellen organischen Polymer-Deckschichten auf Silizium-Hybrid-Modulatoren untersucht. Silizium-Hybrid-Modulatoren sind wichtige photonische Bauelemente, die in integrierten optischen Übertragungsstrecken Anwendung finden können. Sie wandeln elektrische Datenströme in optische um. Um in optischen Übertragungsstrecken hohe Bandbreiten von z.B. 100 GHz zu erhalten, werden geeignete elektrooptische Materialien benötigt. Materialien wie die verwendeten speziellen organischen Polymer-Deckschichten können hohe elektrooptische Koeffizienten aufweisen. Mit Anlegen eines elektrischen Feldes ändern sie ihren Brechungsindex. Bei diesem Effekt handelt es sich um den sogenannten Pockels-Effekt. Um den Effekt zu generieren, müssen die Chromophore in den Polymer-Deckschichten bei einer Temperatur von z.B. 115 °C ausgerichtet werden. Für die Untersuchungen wird die Silizium-auf-Isolator (SOI) Materialplattform herangezogen. Diese bildet die Grundlage für die integrierten Schaltungen und die elektrooptischen Messungen. Besonders die Auswirkung der Polymer-Deckschicht auf den Mach-Zehnder-Modulator wird untersucht. Mit der kommerziellen Software Fimmwave von Photon Design werden die beschichteten Wellenleiterarme des Mach-Zehnder-Modulators simuliert. Diese bilden die Grundlage für die Berechnung der Sensitivität und der elektrooptischen Koeffizienten der Polymer-Deckschichten.
16. “Integration von Laserdioden in integriert-optische Systeme,” Masterarbeit, no. 1053.
  - Abstract
  Die nachfolgende Masterarbeit befasst sich mit der Integration von Laserdioden in integriert-optische Systeme. Hierfür wird ein Messingblock mit einem Messaufbau zusammen entwickelt, der einen Einkoppelwinkel der Laserdiode von 12◦ sicherstellen soll. Die Laserdiode wird auf den Messingblock montiert und mit Hilfe einer Halterung in einen Messplatz integriert. Mit den am Messplatz vorhandenen Justiereinheiten wird die Laserdiode über einen Gitterkoppler positioniert und samt Messingblock auf den Chip geklebt. Die Koppelverluste liegen bei 22 dB. In dieser Arbeit wird gezeigt, dass diese theoretisch mit verbesserten Justiereinheiten auf bis zu 3 dB reduziert werden können. Die Simulationen basieren dabei auf der Software CAMFR. Es wird gezeigt, dass die Gitterkoppler für Laserstrahlung aus einer Laserdiode geeignet sind und nicht modiziert werden müssen.
17. “Physikalischer Entwurf eines schnellen CMOS-Rechenwerks für einen Analog-Digital-Umsetzer,” Forschungsarbeit, no. 1049.
  - Abstract
  In dieser Forschungsarbeit am Institut für Elektrische und Optische Nachrichtentechnik wird ein bereits auf Schaltplanebene existierender 10Bit Analog-Digital-Umsetzer(AD-Umsetzer) entworfen. Bei der in der 55nm-BiCMOS-Technologie gebauten Schaltung handelt es sich um den Digitalteil eines AD-Umsetzers. Der Analogteil wird nicht betrachtet und ist mit Bipolartransistoren realisiert. Zum Entwurf des Digitalteils gehört der Entwurf von vier Rechenwerken, die eine Datenrate von 12GS/s ermöglichen. Für die Parallelisierung der Rechenwerke müssen Komponenten wie Demultiplexer und Multiplexer entworfen werden. Nachdem Entwurf findet eine Untersuchung in Form einer Simulation statt, bei der der Einfluss der parasitären Effekte auf die Schaltung betrachtet wird. Ergebnisse der Untersuchung zeigen eine Flächen- und Leistungsersparnis von 98\% im Vergleich zur Vorgängerversion(ADC3), der aus Bipolartransistoren realisiert wurde.
2017
1. “Circuit for Calibration of a Fast Digital-to-Analog Converter in a 28 nm Technology,” Studienarbeit, no. 1034.
  - Abstract
  The presented work demonstrates a realization of a full calibration circuit for a very fast Digital-to-Analog Converter (DAC) in a 28 nm Fully Depleted Silicon-On-Insulator (FD-SOI) Complementary Metal-Oxide-Semiconductor (CMOS) technology. The system provides two output supply voltages to control the gate source voltages of N-type and P-type transistors of 38 output inverters of a segmented DAC having a nominal resolution of 8 bits; where the least significant bits are encoded in a binary form in 4 channels and are inputs to an R2R ladder, while the most significant bits are encoded in a unary form through 15 channels resulting in 19 differential channels in total. The aim is to match the resistance of value 2R seen at the output R-2R ladder or the unary ladder to two given reference series resistances, each with value R and accordingly keep the R and 2R relation always valid. As a result, the Integral non-Linearity (INL) of the DAC is greatly enhanced. The system mainly consists of four main parts. The most crucial block is a Proportional-Integral controller that is designed according to classical control theories to assure system stability using only one operational amplifier. One of the key blocks in the design is a fixed current source that should drive both the reference circuit and the feedback path. Monte Carlo mismatch simulations are carried out using two different implementations for the current sources. The most robust and immune design against mismatch is used in the final design. The worst case average mismatch ratio, that is the quotient of the difference in the resistance value seen in the reference 2R branch and the feedback controlled branch divided by the total 2R reference resistance value, reaches 0.63 \%. At nominal values, this average resistance mismatch ratio is less than 0.125 \%. The total system power dissipation, including both NMOS and PMOS controllers, reaches 95 mW at a temperature of 27 °C.
2. “Entwurf eines schnellen CMOS-Rechenwerkes für einen Analog/Digital-Umsetzer,” Bachelorarbeit, no. 1020.
  - Abstract
  In dieser Bachelorarbeit wird ein schon mit Bipolartransistoren in der CML-Logik aufgebauter Analog-Digital-Umsetzer in der CMOS-Technologie nachgebaut. Dabei handelt es sich jedoch nur um den Digitalteil. Der entsprechende Analogteil wird weiterhin mit Bipolartransistoren gebaut, was im Vergleich mit dem Digitalteil eine relativ hohe Stromaufnahme herbeiführt. Deswegen werden zuerst die schon vorhandenen Grundgatter aus der CMOS-Standardzellenbibliothek der 55 nm BiCMOS-Technologie von ST-Microelectronics hauptsächlich auf ihre Schnelligkeit untersucht. Nachdem geeignete Grundgatter gefunden wurden, wird das Rechenwerk komplett aufgebaut und die maximal erreichte Frequenz ergründet. Hierfür werden mehrere Varianten analysiert. Danach wird eine Taktverteilung implementiert. Letztendlich werden vier Rechenwerke parallelisiert um die geforderte Datenrate von 12,8 GS/s zu gewährleisten. Hierzu sind der Aufbau von Multiplexern, Demultiplexern und eines Taktteilers nötig.
3. “Entwurf eines Treibers für GaN-FETs in einem Klasse-G Modulator,” Masterarbeit, no. 1029.
  - Abstract
  In der vorliegenden Masterarbeit wird ein Treiber für die GaN-Schaltstufe in einem Klasse-G Modulator entwickelt. Der Treiber besteht aus einem Leistungsverstärker als Endstufe und den Verzögerungszellen zur Einstellung der Schalt-anken. Die Endstufe soll in der Lage sein, mindestens 5 V Ausgangshub und 500 MHz Bandbreite zu erzielen. Dieser hohe Ausgangshub lässt sich entweder durch einen gestapelten Leistungsverstärker in 65 nm CMOS-Technologie oder eine Komplementärendstufe in 0,25 µm SiGe-BiCMOS-Technologie realisieren. Für den gestapelten Leistungsverstärker werden zwei Schaltpläne mit jeweils 5 Vund 6 V-Ausgangshub entworfen und beurteilt. Aufgrund des höheren Spannungshubs und der einfacheren Ansteuerung wird der 6 V-Schaltplan verwendet. Ein entsprechender Maskenentwurf wird dann implementiert und in der Resimulation überprüft. Für die Verzögerungszellen wird ein digital programmierbares Verzögerungselement verwendet. Zum Treiben der Endstufe werden CML-Schaltung und Pegelschieber benötigt. Um die Anzahl der Steuersignale zu reduzieren und die Umschalt-Ezienz des Treibers zu erhöhen, wird die passiv angesteuerte Schaltung eingeführt. Zwei unterschiedliche Konzepte werden entwickelt und miteinander verglichen. Im Vergleich zur aktiven Ansteuerung lässt sich die Umlade-Ezienz mittels der passiven Ansteuerung um 30 \% erhöhen. Der SiGe-Treiber basiert auf das bereits veröentlichte Konzept 12. Um die Schaltanke der Steuersignale genau einzustellen, werden analoge und digitale Verzögerungszellen in SiGe-Technologie entwickelt. Um die zwei Treiber zu vergleichen, wird die Simulation bei Schaltfrequenz fc = 500MHz und Lastkapazität CL = 5 pF durchgeführt. Die Umlade-Ezienz des CMOS-Treibers beträgt 50,6 \%, welche im Vergleich zur 36,1 prozentigen Umlade-Ezienz vom SiGe-Treiber um etwa 42 \% erhöht. Obwohl der CMOS-Treiber langsamer ist, kann der SiGe-Treiber nur 4,1 V Ausgangshub erzielen. Dies führt dazu, dass dieser SiGe-Treiber in der Praxis die GaN-Schaltstufe überhaupt nicht treiben kann. Aus diesen Gründen ist der CMOS-Treiber besser geeignet für die GaN-Schaltstufe im Klasse-G Modulator.
4. “Realisierung eines integriert-optischen Sensors zur selektiven Blei-Ionen-Detektion,” Bachelorarbeit, no. 1021.
  - Abstract
  In dieser Bachelorarbeit wird ein Ansatz zur Realisierung eines partikelbasierten Immunassays zur selektiven Blei(II)-Detektion untersucht. Hierbei wird ein integriert-optischer Silizium-Chip mit integrierten Wellenleiterstrukturen mit P(VPS-co-EBA)-Partikeln beschichtet, welche eine hohe Selektivität für die Anbindung von Blei-Ionen aufweisen. Die Beschichtung erfolgt in einem Prozess, in welchem die Oberfläche in vier Schritten funktionalisiert wird. Die Güte der Oberfläche wird mithilfe von Kontaktwinkelmessung und Mikroskopie beurteilt. Die Detektion von Blei-Ionen erfolgt über einen interferometrischen Ansatz, in welchem die ersten beiden TE-Moden angeregt werden und durch einen Wellenleiter geführt werden. Nach Zurücklegen der Wellenleiterstrecke interferieren die beiden Teilstrahlen. Bei Zugabe von Blei-Ionen ist im Transmissionsspektrum eine Verschiebung der optischen Resonanzwellenlänge zu beobachten. Dies geschieht wahrscheinlich durch Einlagerung bzw. Anbindung von Blei-Ionen an die selektiven Partikel. Aufgrund mehrerer diskutierter Einflussfaktoren ist die Bedeckung des Chips mit Partikeln von Chip zu Chip unterschiedlich und auch die Bindung der Partikel an den Chip variiert. Beschichtete Chips weisen bei einer bestimmten Modifikation des Beschichtungsvorgangs deutlich höhere Sensitivitäten auf als unbeschichtete. Dabei ist von Bedeutung, dass bei noch nicht zuvor benutzten Chips noch keine eventuelle Partikelablösung oder -anhaftung stattgefunden hat. Die Methode ist aufgrund der unzureichenden und inkonsistenten Messergebnisse noch nicht mit herkömmlichen analytischen Methoden vergleichbar.
5. “Vergleichsstudie von Schaltungskonzepten für einen analogen 2:1 Multiplexer in einer SiGe BiCMOS-Technologie,” Forschungsarbeit, no. 1026.
  - Abstract
  In dieser Arbeit wurde einer Multiplexer in groÿer Dimensionierung entworfen, der die gleiche Funktion wie der vorher in kleiner Dimensionierung entworfene Multiplexer verwirkt. Der Emitterfolger der Taktendstufe im Groÿen MUXwurde vor der Simulation auf Schaltplanebene optimiert. Bei der Simulation wurden die beiden Schaltungen des Kleinen MUXund des Groÿen MUXdie Übertragungskennlinie, das Augendiagramm am Eingang und am Ausgang, die S-Parameter bei Kleinsignal und Groÿsignal und die Anstiegszeit betrachtet. Der Groÿe MUXhat relative bessere Augenönung. Der Kleine MUXist besser bei der S-Parameter. Die statische Übertragungskennlinie und Anstiegszeit am Taktpfad der beiden MUX sind miteinander keinen groÿen Unterschied. Zusammenfassend sind die beiden MUX keinen deutlichen Unterschied.
6. “Design of a Programmable Gain Amplifier for Millimeter–Wave Applications,” Masterarbeit, no. 1027.
  - Abstract
  A design of a programmable gain amplifier (PGA) for millimeter-wave applications is presented. It is intended to be used in a 100 Gbit/s baseband receiver to enhance the dynamic range of a following 4 bit analog-to-digital converter (ADC). This proposed PGA introduces new gain control concept. In order to highlight the benefit of new gain control concept a comparison with a pre-existing multi-stage PGA 1 developed at the Institute for Electrical and Optical Communications (INT) at the University of Stuttgart is made. The multi-stage PGA consists of five digitally controlled amplifier stages. An amplifier stage consists of an emitter-degenerated cascode differential pair that is followed by two cascaded emitter followers (per single-ended output). The gain of the amplifier stages can either be adjusted to 0 dB or a binary weighted value. The gain control of the amplifier cell is realized by changing the emitter degeneration of the cascode differential pair through MOSFET. The MOSFET can be set in two operation regions with the help of a digital control signal. This muti-stage PGA exhibits a 3-dB bandwidth of 10.1 GHz for the maximum gain of 25 dB. The existing PGA can be improved in terms of bandwidth. In order to increase the 3-dB bandwidth inductive peaking can be exploited but with respect to the binary weighted gain stages it is only limited useable in the existing architecture. This is because in multi-stage PGA each gain cell provides variable gains which are adjusted by changing the transconductance gm of the gain stages. Now, if inductor is used then its value is fixed and optimized only for one gain setting not for the other gains. This fixed value of inductance results in unwanted AC response for low gain value, apparently for 0 dB gain. This limitation results in the motivation for a new concept where amplifier with fixed gain is preferred. The gain control is then not realized by manipulation of specific circuit elements (or their respective values) anymore, but rather by changing the signal path the input has to travel to reach the output. To incorporate different signal paths with different gains, analog demultiplexers and multiplexers are used. Hence it is named ADeMUX/AMUX-based PGA. It is designed fully-differentially in the Cadence Virtuoso design environment. HBT models used in this design are taken from IHP design kit SG13G2. The PGA is divided into two cores. Each core contains one 1-to-4 ADeMUX and one 4-to-1 AMUX as well as several emitter followers. PGA core1 provides coarse gain settings in 4 dB steps and PGA core2 provides fine gain settings in 1 dB steps. For better linearity, the internal signal is processed 1 Abstract with smaller differential voltage swing of 500 mVppk. Finally, a 6 dB gain cell is added to the output stage to achieve 1 Vppk output voltage swing. This ADeMUX/AMUX-based PGA provides logarithmic gain ranging from 12 dB to 27 dB in 1 dB steps. It has the minimum 3-dB bandwidth of 46.8 GHz on RLC extracted level, which outperforms the 3-dB bandwidth of the previously designed multi-stage PGA by approximately 5 times. The layout of PGA core1 has a dimension of 708 µm × 612 µm. PGA core2 is not layouted because it contains similar components as PGA core1 except the gain cells (which only differs in emitter resistance value). The total power consumption of the PGA is 933 mW for a supply voltage of 3.9 V.
7. “Rauschuntersuchungen und Fehleranalyse eines integrierten 27MHz GmC Bandpassfilters.,” Bachelorarbeit, no. 1025.
  - Abstract
  In dieser Bachelorarbeit werden die Komponenten eines dreistufigen GmC-Bandpassfilters 6. Ordnung, drei Bandpassfilter 2. Ordnung bestehend aus hoch linearen geregelten Transkonduktanzverstärkern und Kapazitäten, auf Rauschen und Fehler untersucht. Zuerst werden die Eigenschaften der verwendeten Simulationsarten kurz beschrieben. Daraufhin wird das Rauschen des Transkonduktanzverstärkers mit schrittweise eingebauten Regelungen und Einstellnetzwerk untersucht. Da es beim Einstellen der Filterstufe zu Problemen kommt, kann hierfür keine Rauschanalyse durchgeführt werden. Rechnerisches Abschätzen des Rauschens führt aufgrund fehlender Werte zu keinem brauchbarem Ergebnis. Deshalb werden die Einstellprobleme untersucht und die Ursachen drei gefundener Fehlerbilder untersucht. Als Ursachen ergeben sich Leckströme im Einstellnetzwerk, eine zu geringe Bandbreite des Transkonduktanzverstärkers, sowie Instabilität der Filterstufe. Zu den ersten zwei Ursachen werden weiterhin Lösungsansätze vorgestellt.
8. “Entwurf eines limitierenden Verstärkers für 27 MHz in einer 130 nm CMOS Technologie,” Bachelorarbeit, no. 1030.
  - Abstract
  Der Entwurf eines integrierten limitierenden Verstärkers (LiA) in einer 130 nm CMOS-Technologie für 27 MHz wird in der vorliegenden Arbeit beschrieben. Der LiA ist im Empfangspfad einer energieeffizienten Empfängerschaltung, die im Rahmen des Forschungsprojekts „Komplexe Systeme in Folie“ (KoSiF) untersucht wurde, untergebracht. Nach der Vorstellung des Forschungsprojekts, werden die theoretischen Grundlagen beschrieben, die für den Entwurf eines limitierenden Verstärkers von Bedeutung sind. Die enthaltenen Komponenten werden vorgestellt, sowie die zum Verständnis wichtigen mathematischen Zusammenhänge und hilfreichen Gleichungen motiviert und hergeleitet. Aufbauend auf dem theoretischen Fundament, werden drei Verstärkerkonzepte vorgestellt. Der ausführlichen Beschreibung des jeweiligen Konzepts folgt die Beschreibung des Entwurfs mit detaillierten Kennwerten der einzelnen Komponenten. Die jeweiligen Simulationsergebnisse runden die Beschreibung des Verstärkerkonzepts ab. Ausgehend von den Simulationsergebnissen werden nach Beschreibung der Simulationsprinzipien, die drei Konzepte hinsichtlich definierter Kenngrößen verglichen und vor dem Hintergrund der Aufgabenstellung bewertet. Es folgen die Auswahl eines Konzepts und der Entwurf einer Verstärkerkaskade. Nach Optimierung derselben, werden die Simulationsergebnisse vorgestellt und zur Bewertung mit den Zielspezifikationen verglichen. Dieser Vergleich führt zur Auswahl eines Konzept und der Dimensionierung einer Verstärkerkaskade hinsichtlich aller geforderten Parameter. Die Zielspezifikationen waren je Verstärkerstufe neben einer Stromaufnahme kleiner 10 µA, bei einer Versorgungsspannung von 1,2 V die DC-Verstärkung des LiA von größer 60 dB. Der in dieser Arbeit realisierte LiA hat eine Stromaufnahme von nur 6 µA je Stufe und eine DC-Verstärkung von 72,2 dB. Der limitierende Verstärker ist erfolgreich entworfen worden.
9. “Studie zu einem rauscharmen Ladungsverstärker mit anpassbarer Eingangsstufe,” Forschungsarbeit, no. 1036.
  - Abstract
  Diese Arbeit befasst sich mit der Untersuchung eines Konzepts eines rauscharmen, anpassbaren Ladungsverstärkers. Hierzu erfolgt zunächst eine Identifizierung der auftretenden Rauschquellen durch theoretische Betrachtungen. Weiter wird das Potential einer möglichen Idee aufgezeigt und ein Worst-Case-Szenario ermittelt. Dieses Szenario bildet die Basis des gesamten Verstärkerentwurfs. Nach den Betrachtungen folgt der endgültige Schaltungsentwurf auf Schaltplanebene. Hierbei wird darauf geachtet, dass die Werte aus dem Szenario nicht überschritten werden. Die Schaltung besteht aus drei unterschiedlichen Ladungsverstärkern, deren Eingangstransistoren getrennt für sich auf die Detektorkapazitäten angepasst sind. Die Berechnungen und Entwürfe sind für Detektorkapazitäten der Größen 1 pF, 5 pF und 25 pF ausgelegt. Zusätzlich beinhaltet der Schaltungsentwurf notwendige Schalttransistoren für die Ansteuerung der Ladungsverstärker. Eine weitere Untersuchung berücksichtigt das Rauschverhalten dieser Schalter und die Betrachtung der optimalen Dimensionierung mit anschließender Umsetzung. Die Stabilität der Schaltung ist in allen Konfigurationen sichergestellt, indem jeweils ein Phasenrand von mehr als 50° eingehalten wird. Die verwendete Technologie ist ein 350nm-CMOS Prozess mit der für diese Problemstellung geringen Rauschleistung. Der endgültige Schaltungsentwurf ist auf den Frequenzbereich 10 kHz bis 10 MHz ausgelegt, sodass sich in diesem Frequenzbereich die äquivalenten Rauschladungen ( = 1pF) = 103e, ( = 5pF) = 119,2e und ( = 25pF) = 220,8e einstellt. Diese s übersteigen die äquivalenten Rauschladungen für eine nicht optimierte Auslegung der Ladungsverstärker um bis zu 198,11\% und im besten Fall um nur 4,05\%. Die Tendenz zeigt eine Funktionalität des Konzepts für Ladungsverstärker mit einer Detektorkapazität > 25pF. Für den untersuchten Fall erweist sich das betrachtete Verfahren als ungeeignet.
10. “Optimization of a 100 GS/s 1-to-4 Analog Demultiplexer,” Masterarbeit, no. 1023.
  - Abstract
  A design of a 100 GS/s 1-to-4 analog demultiplexer for a time-interleaved ADC in 0.13 μm SiGe BiCMOS technology is presented. The analog demultiplexer performs timeinterleaved sample-and-hold operation and utilizes current-mode for best speed performance. With an in-depth analysis and modifications on basic building blocks, the proposed design significantly mitigates critical limitations of previous analog demultiplexers in terms of resolution, bandwidth, clocking scheme and power consumption. The proposed analog demultiplexer exhibits 46.5-dB SNDR around DC, 43.5-dB up to 25 GHz and above 37.6-dB within the first Nyquist band on schematic level. The power consumption with and without the output drivers is 1.1 W and 1.7 W, respectively. The 3-dB bandwidth of the analog demultiplexer is 50 GHz fully covering the first Nyquist band.
11. “Entwurf eines breitbandigen linearen Verstärkers mit einstellbarem Frequenzgang,” Bachelorarbeit, no. 1033.
  - Abstract
  Diese Bachelorarbeit beschäftigt sich mit dem Entwurf eines breitbandigen linearen Verstärkers mit einstellbarem Frequenzgang. Auf Basis einer Analyse der verfügbaren Bauteile in der vorliegenden Halbleitertechnologie wird eine Schaltungstopologie entwickelt, welche diverse Möglichkeiten zur Beeinflussung des Verstärkers bereitstellt. Realisiert ist dies durch Variation der Ströme in den einzelnen Stufen und einer veränderbaren Kapazität in Form eines Varaktors. Zur späteren Integration in Messumgebungen oder andere Schaltungen ist der Ein- sowie Ausgang an ein differenzielles 100 Ω-System angepasst. Der Maskenentwurf zu dem Schaltplan ist ebenfalls Bestandteil dieser Arbeit. Simulationen der Schaltung ergeben unter Berücksichtigung der parasitären Elemente eine 3 dB-Großsignalbandbreite von 75 GHz bis 105 GHz bei einer durchschnittlichen effektiven Auflösung von 6,2 bit.
12. “Design and Layout of Fast, Bipolar CML Logic Gates in a 130 nm BiCMOS technology,” Studienarbeit, no. 1018.
  - Abstract
  This thesis discusses the design of the digital part of an analog-to-digital converter including the circuit and mask design of different logic gates such as Inverter, NAND, NOR, XOR, Half-Adder and Full-Adder. The thesis first discusses the design of the main logical gates built in current mode logic using bipolar transistors of the design kit SG13G2 from IHP. The simulations are based on changing the cross current of each circuit and find the optimum cross current which results in the minimum switching times (delay time and rise/fall time). However, due to the power consumption and the breakdown current of a single npn transistor which is above 3 mA, there is a limitation of 3 mA for increasing the cross current. The second part of this thesis deals with the mask design of the logic gates and extraction of the parasitic elements from these layouts. Then the simulation results of the basic gates which are designed and their switching times are compared with results of the re-simulation. At the end a brief summary will be given on improvements in switching times which are achieved in this new technology in comparison to the old design.
13. “Laserkristallisation von Germanium für Infrarot-Fotodioden,” Forschungsarbeit, no. 1037.
  - Abstract
  In dieser Arbeit werden polykristalline Germaniumschichten durch Laserkristallisation epitaktisch gewachsen und charakterisiert. Mit diesen hergestellten Schichten werden im Weiteren einfache Metall-Halbleiter-Metall Fotodioden demonstriert. Dazu wird zuerst eine 120 nm dicke Germaniumschicht thermisch auf das Substrat aufgedampft. Diese wird anschließend durch einen Laserstrahl aufgeschmolzen, was zu einer Rekristallisation f¨uhrt. Im Rahmen dieser Arbeit wird der Prozess auf verschiedenen Substraten, wie Silizium- und Silizium-Auf-Isolator-Substraten, durchgef¨uhrt. Die Qualit¨at der unterschiedlichen Proben wird in Abh¨angigkeit der verwendeten Prozessparameter optisch und mit der Ramanspektroskopie untersucht. Das beste Ergebnis f¨ur die Rekristallisation auf dem Silizium-Auf-Isolator-Substrat liefert die mit einer Laserpulsenergiedichte von EP = 0, 83 J/cm2 bestrahlte Probe. Anschließend werden Aluminiumkontakte auf der Oberfl¨ache dieser Probe aufgedampft. Dies f¨uhrt zu der Bildung von zwei entgegen gepolten Schottky-Dioden aus Germanium. Diese Struktur ist auch als oberfl¨achenkontaktierte Metall-Halbleiter-Metall-Fotodiode bekannt. Solche Strukturen k¨onnen zur Detektion von Strahlung im Bereich der Kommunikationswellenl¨angen eingesetzt werden, da Germanium Licht im infraroten Bereich absorbieren kann. Bei den in dieser Arbeit hergestellten Dioden wird eine differentielle optische Empfindlichkeit von etwa Rdiff = 9, 9mA/W gemessen. Nach Optimierung des Diodendesigns und einer besseren Einkopplung der Strahlung in die Diode, sind die mit diesem Prozess hergestellte Dioden ein guter Kandidat f¨ur auf Silizium-Auf-Isolator-Substraten integrierbaren Fotodetektoren.
14. “Realisierung einer kompakten optischen Faserschnittstelle für die integrierte Photonik,” Forschungsarbeit, no. 1017.
  - Abstract
  Die nachfolgende Forschungsarbeit untersucht die Kopplung optischer Signale zwischen Einmodenglasfasern (SMF) und integrierten Wellenleitern, die mithilfe von Gitterkopplern realisiert wird. Um ein kompaktes Schnittstellendesign zu realisieren, erfolgt die Faserzuführung zum Gitterkoppler dabei horizontal zur Chipoberfläche. Das optische Signal wird an einer abgeschrägten Faserendfläche total reflektiert und trifft so mit einem charakteristischen Eintrittswinkel auf den Gitterkoppler. Diese Arbeit beschreibt die händische Herstellung der abgeschrägten Glasfasern am Institut für Elektrische und Optische Nachrichtentechnik (INT) sowie deren Positionierung auf einem Siliziumchip. Um die Effizienz dieser Koppelmethode optimal für verschiedene Gitterkoppler untersuchen zu können, wird ein neuer Messplatz im Optiklabor des Instituts aufgebaut. Es wird gezeigt, dass mit einem 15 µm breiten Gitterkoppler dieselbe Koppeleffizienz für die Transversal-Elektrische (TE) Mode erzielt werden kann, wie mit der bisherigen Koppelmethode. Bei der alten Methode werden die Fasern nahezu vertikal über dem Gitterkoppler positioniert. Durch den Einsatz von einem optisch transparenten Kleber, der unter ultravioletter Bestrahlung aushärtet, werden die Fasern auf der Chipoberfläche fixiert. Der Effizienzverlust pro Schnittstelle beträgt dabei nur 0,12 dB im Vergleich zur Kopplung mit Indexöl. Eine Abschätzung zeigt, dass die optimale Breite für die Gitterkoppler rund 3 µm über dem Optimum der Kopplerbreite bei vertikal zugeführten Fasern liegt. Dieses Ergebnis wird anhand einer Messreihe mit unterschiedlich breiten Gitterkopplern verifiziert.
15. “Entwicklung eines breitbandigen Taktpfades mit einstellbarer Phasenlage für über 64 GHz in einer 28 nm CMOS Technologie,” Masterarbeit, no. 1019.
  - Abstract
  Im Rahmen dieser Arbeit soll der Taktpfad für den sehr schnellen Analogteil eines Digital-Analog-Umsetzers (DAU) entwickelt werden. Da der Digital-Analog-Umsetzer aus zwei Umsetzer-Kernen besteht, die über einen analogen Multiplexer zeitverschachtelt werden, muss die Phasenbeziehung zwischen analogen Multiplexer und DAU-Kern exakt einstellbar sein, um optimale Abtastzeitpunkte zu erreichen. Zunächst werden die Taktverstärker in Stromschaltertechnik entworfen. Um die benötigte Bandbreite zu erreichen, muss induktive Resonanzüberhöhung (Peaking) verwendet werden. Auÿerdem wird ein Frequenzteiler entwickelt, der den halbierten Takt für die DAU-Kerne erzeugt. Für diesen wird auÿerdem eine Initialisierungsschaltung entworfen, um den Frequenzteiler in einem denierten Zustand starten zu können. Des Weiteren wird für die zeitliche Synchronisation ein einstellbarer Phaseninterpolator nach dem Prinzip der Vektoraddition entwickelt. Aus diesen einzelnen Komponenten wird der gesamte Taktpfad für den analogen Teil aufgebaut. Nachdem der Schaltplan des Taktpfades fertig gestellt ist, wird die Maske für die Peaking-Spule, den Taktverstärker und das Latch entworfen und damit Simulationen durchgeführt.
16. “Entwurf einer Ansteuerschaltung zur stabilen Arbeitspunkteinstellung optischer Modulatoren,” Bachelorarbeit, no. 1028.
  - Abstract
  Das Ziel der Bachelorarbeit ist der Entwurf einer Schaltung zur stabilen Arbeitspunktansteuerung eines Modulators für optische Nachrichtenübertragung. Zur Erreichung des Ziels werden zwei Ansätze betrachtet. Der erste Ansatz befasst sich mit einer der Ursachen des Arbeitspunktdriftens, der Temperaturabhängigkeit des Modulators. Eine Temperaturregelung wird entworfen, welche die Modulatortemperatur konstant halten soll. Hierbei wird auch das Verhalten des Modulators aufTemperaturschwankungen untersucht. Der zweite Ansatz nutzt die Nichtlinearität des Modulators, um mithilfe eines Sinussignals den Arbeitspunkt automatisch anzusteuern. Module zur Umsetzung dieses Ansatzes werden entworfen und simuliert. Die Auswirkungen der Temperaturregelung werden gemessen und es lässt sich ableiten, dass die hier vorgestellte Umsetzung noch nicht ausreichend ist für längerfristige Anwendungen. Eine mögliche Begründung hierfür ist, dass die Temperatur nur punktweise gemessen wird und somit nur dort als konstant betrachtet werden kann. Eine andere mögliche Begründung ist die Existenz weiterer, noch nicht beachteter Ursachen. Verbesserungsvorschläge werden präsentiert und ein theoretischer Vergleich der beiden Methoden wird durchgeführt.
17. “Entwurf analoger Schaltungskomponenten für einen Faltungs- und Interpolations-Analog/Digital-Umsetzer,” Masterarbeit, no. 1022.
  - Abstract
  Am Institut für Elektrische und Optische Nachrichtentechnik wurde ein Analog/Digital-Umsetzer für Radaranwendungen entwickelt, welcher in eine neue BiCMOS-Technologie transferiert wird um eine doppelt so hohe Umsetzungsrate zu erzielen. In dieser Arbeit werden die analogen Umsetzer-Stufen des ADC4 behandelt. Durch verschiedene Simulationen kann gezeigt werden, dass es aufgrund Neudimensionierung der Schaltpläne möglich ist, die Anforderungen der betrachteten Komponenten zu erfüllen. Ebenfalls werden die Ergebnisse größtenteils durch die aus den Schaltplänen resultierenden Layouts bestätigt. Zudem kann allein in den betrachteten analogen Komponenten eine enorme Leistungseinsparung gegenüber dem Vorgänger erzielt werden. Allerdings werden bei Simulationen des gesamten A/D-Umsetzers weitere wichtige Komponenten, welche die Ergebnisse der Linearität stark beeinflussen können, als ideal betrachtet. Ob mit den erzielten Ergebnissen auch die Zielspezifikationen des realen A/D-Umsetzers erfüllt werden, muss in weiterführenden Simulationen mit ausschließlich realen Komponenten durchgeführt werden.
18. “Entwurf einer Referenzspannungsregelung für einen Analog/Digital-Umsetzer,” Masterarbeit, no. 1016.
  - Abstract
  Das Ziel der vorliegenden Arbeit besteht im Entwurf einer Schaltung zur Referenzspannungsregelung mit einer modernen 55nm BiCMOS Technologie. Eine alte Version von der zu entwickelnden Schaltung wurde als Vorlage zum Einarbeiten gegeben. Die wichtigste Komponente der Schaltung zur Spannungsregelung stellt ein Regelkreis dar, welcher zwei Operationsverstärker umfasst. Zur Kompensation der Temperatureffekte wird noch eine Bandabstandsreferenzschaltung entwickelt. In dieser Arbeit werden zwei unterschiedliche Konzepte zur Spannungsregelung erarbeitet. Zu jedem Konzept wird ein entsprechender Regler aufgebaut. Durch die Kombination der Gleichtaktregelung zusammen mit dem digitalen CMOS-Umschalter sollte der Referenzspannungsbereich zwischen 0, 8V und 1V umschaltbar sein. Außerdem sollte noch die Möglichkeit bestehen, diesen Bereich von außen über Pads vorzugeben. Darüber hinaus wird für den Gesamtschaltkreis ein Layout angefertigt. Verschiedene Simulationen werden sowohl auf Schaltplanebene alsauch auf Layoutebene durchgeführt, um zu untersuchen, wie das System gegenüber Rauschen und anderen Störeinflüssen reagiert.
19. “Entwicklung eines Zeit-/Digitalumsetzers auf FPGA-Basis,” Forschungsarbeit, no. 1035.
  - Abstract
  Die vorliegende Arbeit beschreibt die Portierung eines bestehenden Zeit-/Digitalumsetzer-Designs auf FPGA-Basis auf eine modernere FPGA-Plattform. Dieser Übergang von einem Xilinx Spartan®-3E hin zu einem Xilinx Kintex®-7 bedingte dabei plattformspezifische Adaptionen, sowie grundsätzlichere Änderungen, um die gewünschte Zielspezifikation einer zeitlichen Auflösung von mindestens 10 ps zu erreichen. Dabei wird in dieser Arbeit ausschließlich das FPGA-Design ansich - mit Schwerpunkt auf der Portierung - behandelt, nicht jedoch das zu Grunde liegende Hardware-Design. Weiterhin werden, anhand von Beispielen des vorliegenden Designs, allgemeine Vorgehensweisen bei der Entwicklung und Optimierung von hochperformanten FPGA-Designs aufgezeigt. Schlussendlich findet eine Analyse der Zielspezifikation anhand des portierten Designs statt, mit einhergehenden Ideen zur weiteren Verbesserung des Designs.
20. “Design of a DRP Component for MMCM of Xilinx 7 Series and Virtex-6 FPGA,” Forschungsarbeit, no. 1031.
  - Abstract
  For a field-programmable gate array (FPGA) design, mixed-mode clock managers (MMCMs) are usually used to generate clock signals to drive other components. Sometimes users want to change the clock signals generated by the MMCMs when the design is running, in these cases the MMCM output clocks can be changed in frequency, phase and duty cycle through the dynamic reconfiguration port (DRP), dynamically. The objective of this research thesis is to design dynamic reconfiguration components for both 7 Series and Virtex-6 FPGAs that can change the output of a single-input, single-output MMCM in frequency, phase and duty cycle dynamically through the DRP. In this research thesis, algorithms for selecting optimum reconfiguration attribute values containing feedback multiplier M, input divider D and output divider O are proposed and programmed into C++ code. Using EAD software Vivado and ISE, the dynamic reconfiguration components are designed in VHDL, which are able to generate reconfiguration data based on calculated reconfiguration attribute values, drive the DRP as well as control the reconfiguration procedure by using a finitestate machine inside the components. The dynamic reconfiguration components are also generated into bitstream and programmed into 7 Series as well as Virtex-6 FPGA boards to carry out tests. In this dissertation, the test results are given in their waveforms observed by an oscilloscope. Moreover, the functionality of the dynamic reconfiguration components of changing MMCM output frequency, phase and duty cycle is also verified.
21. “Charakterisierung von Wanderwellenelektroden für optische Siliziummodulatoren,” Masterarbeit, no. 1024.
  - Abstract
  In dieser Masterarbeit wird das Ersatzschaltbild der Elektrode eines Mach-Zehnder-Modulators, die als koplanarer Wellenleiter umgesetzt wird, bestehend aus konzentrierten Bauteilen modelliert und optimiert. Vor allem f¨ur die Transmission S21 wird eine ausreichende bis sehr gute Übereinstimmung zwischen 3-dimensionaler Feld-Simulation, Schaltplansimulation und Messung gezeigt. Dar¨uber hinaus wird eine Optimierung der Leitungsdimensionierung der Elektrode im Schaltplan durchgef¨uhrt und mit einer 3D-Simulation verifiziert. So wird die 6dB-Bandbreite der Elektrode im Schaltplan von 54GHz auf 171,2GHz erh¨oht.
22. “Bandbreitenoptimierung von Gitterkopplern,” Forschungsarbeit, no. 1015.
  - Abstract
  Diese Forschungsarbeit beschäftigt sich mit der Bandbreitenoptimierung von Gitterkopplern, bestehend aus Silizium und Siliziumdioxid, mit einem Metallreflektor. Dazu werden drei Effizienzen der aktuellen Struktur für ein Gitterkopplerdesign bei jeweils unterschiedlicher Wellenlänge berechnet und mittels geeigneter mathematischer Terme, sowie einem bereits vorhandenen Optimierungsalgorithmus, auf eine hohe Bandbreite hin optimiert. Die so optimierten aperiodischen Gitterkoppler erreichen eine 1 dB Bandbreite von bis zu 109,33 nm bei einer maximalen Effizienz von -4,49 dB.
23. “Entwicklung und Aufbau eines Gerätes zur Synchronisation von Zeit-/Digitalumsetzern,” Forschungsarbeit, no. 1032.
  - Abstract
  In dieser Arbeit wird ein Gerät zur Synchronisation von Zeit-Digital-Umsetzern entwickelt und aufgebaut. Dieses soll es ermöglichen, mehrere Zeit-Digital-Umsetzer zu einem mit mehr Kanälen zusammenzufassen. Hierfür werden zunächst die verschiedene Verfahren zur Umsetzung dessen genannt und schließlich eines ausgewählt. Unter Berücksichtigung weiterer für die Implementierung wichtigen Randbedingungen werden ein Blockschaltbild entwickelt, sowie Schlüsselkomponenten identifiziert. Im besonderen wird hier auf den diskret aufgebauten Ausgangstreiber eingegangen. Auf dem Blockschaltbild basierend wird nach einer Markterhebung zum Finden passender Bauteile ein Schaltplan sowie schließlich ein Platinenlayout erstellt. Neben elektronischen Aspekten werden hierbei auch mechanische und wirtschaftliche Aspekte berücksichtigt. Die entworfene Platine wird schließlich in Fertigung geben, bestückt, und in Betrieb genommen. Des weiteren werden Software sowie Logik im FPGA entworfen, um die entwickelte Hardware anzusteuern.

Weitere Informationen zu Bachelor-, Forschungs- und Masterarbeiten

Studentische Arbeiten

Aktuelle Arbeiten/Current topics

Type of work

Description of Work

Requirements

Contact

Type of work

Description of Work

Requirements

Contact

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Type of work

Description of Work

Requirements

Contact

Type of Work

Description of Work

Favored Skills & Interests

Contact

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Objectives

Task

Requirements

Contact

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Art der Arbeit

Aufgabenstellung

Voraussetzungen

Ansprechpartner

Abgeschlossene Arbeiten/Completed theses

2018

2017

Weitere Informationen zu Bachelor-, Forschungs- und Masterarbeiten

Markus Grözing

Arbeitsgruppenleiter IC-Entwurf