“Entwicklung eines logarithmischen Verstärkers mit mehr als 80 dB Dynamikumfang”
Abstract
In dieser Arbeit wird die Entwicklung eines echten, rauscharmen, logarithmischen Spannungsverstärkers mit mehr als 80 dB Dynamikumfang für Raumfahrtanwendungen beschrieben. Angefangen von der theoretischen Betrachtung von analogen Verstärkergrundschaltungen werden die 3 meistverwendeten Schaltungstopologien zur Approximation von logarithmischen Übertragungsverläufen analysiert und für den Einsatz des zu entwerfenden Verstärkers bewertet. Mithilfe dieser Topologien wird die logarithmische Übertragungsfunktion durch lineare Approximation nachgebildet.
Nach der Wahl der geeigneten Topologie wird ein mathematischer Vergleich herangezogen, der die Differenz der sukzessiven Approximation zu einer idealen logarithmischen Kennlinie untersucht. Es wird festgestellt, dass ab 10 Stufen die Differenz für den betrachteten Ausgangssignalbereich von 10 µV bis 1 V stets \textless 1 dB ist. Im nächsten Schritt wird die Funktionen für eine Stufe abgeleitet, Kriterien zur Dimensionierung der Bauelemente aufgestellt und durch Unterteilung in Subschaltungen umgesetzt.
Eine Stufe besteht aus einem Kernverstärker, dessen Aufgabe es ist, das Eingangssignal stets mit einem Faktor von 2,49 zu verstärken und einem Limitierer, der diese Verstärkung auf einen Eingangssignalbereich von 0,1 V begrenzt.
Der finale Entwurf des Verstärkers in CMOS-Technologie aus 10 Stufen, die in der Parallel-Summation-Topologie realisiert ist, deckt sich sehr gut mit der mathematischen Approximation. Abweichungen sind auf \textless 0,3 dB beschränkt.
Im betrachteten Frequenzbereich von 7 Hz- 300 kHz weist eine Stufe ein eingangsbezogenes Rauschen von 23,4 µVrms bei einer Gesamtleistungsaufnahme von 44,45 mW auf.“Integrierter polarisationsteilender Gitterkoppler mit festem Glasfaseranschluss,” Bachelorarbeit, no. 1054.
Abstract
Die nachfolgende Bachelorarbeit beschäftigt sich im ersten Teil mit der Charakterisierung von mehreren zweidimensionalen polarisationsteilenden Gitterkopplern. Zwei Gitterkopplerarten werden hier betrachtet: nicht fokussierende und fokussierende zweidimensionale Gitterkoppler. Für diese Aufgabe wird ein vertikaler Messplatz mit dem Kopplungswinkel von 9◦ verwendet. Die Charakterisierung der besten optimierten fokussierenden Struktur ergibt eine maximale Ezienz von etwa −5,6 dB, wobei die Verluste, die durch die Taper entstehen, bei der Charakterisierung mitberücksichtigt sind. Danach werden die maximalen gemessenen Kopplungsezienzen dieser Koppler mit denen der Simulation verglichen. Als nächstes wird mithilfe eines passenden zweidimensionalen Gitterkopplers die kompakte Faserschnittstelle realisiert. Dazu soll die Glasfaserzuführung seitlich über dem Chip erfolgen. Anschlieÿend wird das Resultat in ein zuvor designtes Gehäuse eingebaut. Den Abschluss der Arbeit bildet die Charakterisierung des fertigen Aufbaus.“Operationsverstärkerschaltung zur Messung von Strömen im Nanoampere-Bereich”
Abstract
The following work discusses the desgin and characterization of an operational amplifier for measuring nano-ampere currents. Furthermore the work serves as a basis for the following built of an amplifier-circuit for a novel nano-acceleration-sensor. At the beginning theoretical calculations for choosing the right operational amplifier are made. The operational amplifier must have an minimal gain-bandwidth-product of 8.3 MHz, noise as low as possible and an output voltage range from 0 V to 5 V. Farther problems in layout development are shown and appropriate solving approaches are made. With help of various approaches it is possible to reduce the parasitic capacities of the circuit board to a value of 32 fF. The evaluation shows an achievable frequency of 44.2 kHz with an transimpedance
of 108 V/A. The input referred noise with 15,2 fA/ $\surd$Hz is correspondingly low.“Untersuchung und Entwurf von Schnittstellen und Schutzkonzepten gegen elektrostatische Entladungen für 28-nm-CMOS-Schaltungen,” Bachelorarbeit, no. 1045.
Abstract
In der vorliegenden Arbeit werden Schnittstellen und Schutzkonzepten gegen elektrostatische Entladung für eine CMOS-Schaltung mit Gatelänge von 28 nm untersucht und entworfen. Der ESD-Puls wird von HBM(Human body model) mit 1kV Spannungsquelle erzeugt und an die Schutzschaltung angelegt. Das Schutzkonzept wurde vom Halbleiterhersteller STMicroelectronics entwickelt. Nach der Simulation auf Schaltplanebene wurde das Schaltungslayout angefertigt.
Im Folgeschritt wurden parasitäre Effekte aus dem Layout extrahiert, anschließend wurden die Simulationen sowohl auf der Schaltplanebene alsn auch auf der Layoutebene miteinander verglichen. Dabei wurde festgestellt, dass die parasitären Kapazitäten einen vernachlässigbar kleinen Einfluss auf das Layout haben. Bei Berücksichtigung der parasitären Widerstände im Layout wurde festgestellt, dass im Gegensatz zur Simulation der Schaltungsebene höhere Spannungsamplituden auftreten.
Die Simulationen haben gezeigt, dass die Schutzschaltungen ihre Aufgabe sowohl auf die Schaltplanebene als auch auf der Layoutebene zufriedenstellend erfüllen und den ESD-Puls abbauen. Im normalen Betriebsfall hat aber die Schaltung hinsichtlich der Stromaufnahme einen Nachteil, dieser zeigt sich in Form von hohen Leckströmen in den ESD-Schutzschaltungen für die Eingangssignale.“Redesign of an LNA for 5 GHz to 6 GHz Band,” Studienarbeit, no. 1051.
Abstract
In this work, a low noise amplifier (LNA) is designed for the 5 GHz WLAN band. The LNA includes an on-chip input transformer for impedance matching to switches at the input side which are also included in the evaluation of the circuit.
For designing the LNA, preliminary analyses are conducted that focus on the transistor parameters transit frequency, maximum oscillation frequency and current density for lowest noise figure. With the results from these analyses, four basic LNA designs (common-emitter and cascode, each without and with an additional common-emitter output stage) are build and evaluated and the cascode topology is chosen for the final LNA design.
Several input transformers are designed, simulated and evaluated to choose the appropriate one for the LNA design. The selected one is modeled for further investigations and ways to improve on-chip transformers are presented.
The complete input signal path is built up and simulated step-by-step, with evaluation of changes in the key performance parameters after each step. These key performance parameters consist of the gain, input reflection coefficient, output reflection coefficient and noise figure.
As the switches that are included in the signal path allow to bypass the LNA this offstate is also investigated regarding insertion loss and overall isolation.“Entwurf eines analogen 4:1-Multiplexers mit sehr hoher Bandbreite in einer 130 nm BiCMOS Technologie”
Abstract
Die größer werdende Nachfrage nach schnelleren Kommunikationssystemen mit höherer Bandbreite fordert die Entwicklung von sehr schnellen Digital-Analog-Wandlern. Die Abtastrate dieser Wandler ist stark begrenzt durch große Ausgangskapazitäten, da viele Schaltungselemente parallel am Ausgangsknoten hängen. Diese Arbeit befasst sich mit dem Entwurf eines analogen \glqqvier-zu-eins\grqq-Multiplexers in einer führenden 130 Nanometer BiCMOS Technologie. Der Multiplexer ermöglicht die Zeitverschachtelung von vier Digital-Analog-Wandlern. Dies erhöht die Abtastrate um Faktor vier, verglichen mit einem einzelnen Wandler.
Zwei verschiedene Schaltungsvarianten werden erläutert. Dabei handelt es sich zum einen um einen monolithischen \glqqvier-zu-eins\grqq-Multiplexer und zum anderen um einen Multiplexer in Baumstruktur, der aus drei \glqqzwei-zu-eins\grqq-Multiplexern besteht. Die Baumstruktur zeigt große Vorteile bei hohen Abtastraten.
Das Ergebnis dieser Arbeit ist ein analoger Multiplexerkern mit einer Abtastrate von 160 GSa/s und einer -3-dB-Bandbreite von mehr als 80 GHz. Die differentielle Ein- und Ausgangsspannungsamplitude beträgt 0,5 V. Auch bei hohen Abtastraten zeigt die Schaltung gute lineare Eigenschaften. So wird bei 3 GHz Signalfrequenz ein störfreier Dynamikbereich (SFDR) von über 40 dB und eine effektive Auflösung (ENOB) von 6,6 erreicht.“Untersuchung und Entwurf von Schnittstellen und Schutzkonzepten gegen elektrostatische Entladungen für 28-nm-CMOS-Schaltungen”
Abstract
In der vorliegenden Arbeit werden Schnittstellen und Schutzkonzepten gegen elektrostatische Entladung für eine CMOS-Schaltung mit Gatelänge von 28 nm untersucht und entworfen. Der ESD-Puls wird von HBM(Human body model) mit 1kV Spannungsquelle erzeugt und an die Schutzschaltung angelegt. Das Schutzkonzept wurde vom Halbleiterhersteller STMicroelectronics entwickelt. Nach der Simulation auf Schaltplanebene wurde das Schaltungslayout angefertigt.
Im Folgeschritt wurden parasitäre Effekte aus dem Layout extrahiert, anschließend wurden die Simulationen sowohl auf der Schaltplanebene alsn auch auf der Layoutebene miteinander verglichen. Dabei wurde festgestellt, dass die parasitären Kapazitäten einen vernachlässigbar kleinen Einfluss auf das Layout haben. Bei Berücksichtigung der parasitären Widerstände im Layout wurde festgestellt, dass im Gegensatz zur Simulation der Schaltungsebene höhere Spannungsamplituden auftreten.
Die Simulationen haben gezeigt, dass die Schutzschaltungen ihre Aufgabe sowohl auf die Schaltplanebene als auch auf der Layoutebene zufriedenstellend erfüllen und den ESD-Puls abbauen. Im normalen Betriebsfall hat aber die Schaltung hinsichtlich der Stromaufnahme einen Nachteil, dieser zeigt sich in Form von hohen Leckströmen in den ESD-Schutzschaltungen für die Eingangssignale.“Entwicklung eines logarithmischen Verstärkers mit mehr als 80 dB Dynamikumfang,” Bachelorarbeit, no. 1041.
Abstract
In dieser Arbeit wird die Entwicklung eines echten, rauscharmen, logarithmischen Spannungsverstärkers mit mehr als 80 dB Dynamikumfang für Raumfahrtanwendungen beschrieben. Angefangen von der theoretischen Betrachtung von analogen Verstärkergrundschaltungen werden die 3 meistverwendeten Schaltungstopologien zur Approximation von logarithmischen Übertragungsverläufen analysiert und für den Einsatz des zu entwerfenden Verstärkers bewertet. Mithilfe dieser Topologien wird die logarithmische Übertragungsfunktion durch lineare Approximation nachgebildet.
Nach der Wahl der geeigneten Topologie wird ein mathematischer Vergleich herangezogen, der die Differenz der sukzessiven Approximation zu einer idealen logarithmischen Kennlinie untersucht. Es wird festgestellt, dass ab 10 Stufen die Differenz für den betrachteten Ausgangssignalbereich von 10 µV bis 1 V stets < 1 dB ist. Im nächsten Schritt wird die Funktionen für eine Stufe abgeleitet, Kriterien zur Dimensionierung der Bauelemente aufgestellt und durch Unterteilung in Subschaltungen umgesetzt.
Eine Stufe besteht aus einem Kernverstärker, dessen Aufgabe es ist, das Eingangssignal stets mit einem Faktor von 2,49 zu verstärken und einem Limitierer, der diese Verstärkung auf einen Eingangssignalbereich von 0,1 V begrenzt.
Der finale Entwurf des Verstärkers in CMOS-Technologie aus 10 Stufen, die in der Parallel-Summation-Topologie realisiert ist, deckt sich sehr gut mit der mathematischen Approximation. Abweichungen sind auf < 0,3 dB beschränkt.
Im betrachteten Frequenzbereich von 7 Hz- 300 kHz weist eine Stufe ein eingangsbezogenes Rauschen von 23,4 µVrms bei einer Gesamtleistungsaufnahme von 44,45 mW auf.“Redesign of an LNA for 5 GHz to 6 GHz Band”
Abstract
In this work, a low noise amplifier (LNA) is designed for the 5 GHz WLAN band. The LNA includes an on-chip input transformer for impedance matching to switches at the input side which are also included in the evaluation of the circuit.
For designing the LNA, preliminary analyses are conducted that focus on the transistor parameters transit frequency, maximum oscillation frequency and current density for lowest noise figure. With the results from these analyses, four basic LNA designs (common-emitter and cascode, each without and with an additional common-emitter output stage) are build and evaluated and the cascode topology is chosen for the final LNA design.
Several input transformers are designed, simulated and evaluated to choose the appropriate one for the LNA design. The selected one is modeled for further investigations and ways to improve on-chip transformers are presented.
The complete input signal path is built up and simulated step-by-step, with evaluation of changes in the key performance parameters after each step. These key performance parameters consist of the gain, input reflection coefficient, output reflection coefficient and noise figure.
As the switches that are included in the signal path allow to bypass the LNA this offstate is also investigated regarding insertion loss and overall isolation.“Entwurf eines analogen 4:1-Multiplexers mit sehr hoher Bandbreite in einer 130 nm BiCMOS Technologie,” Forschungsarbeit, no. 1047.
Abstract
Die größer werdende Nachfrage nach schnelleren Kommunikationssystemen mit höherer Bandbreite fordert die Entwicklung von sehr schnellen Digital-Analog-Wandlern. Die Abtastrate dieser Wandler ist stark begrenzt durch große Ausgangskapazitäten, da viele Schaltungselemente parallel am Ausgangsknoten hängen. Diese Arbeit befasst sich mit dem Entwurf eines analogen „vier-zu-eins“-Multiplexers in einer führenden 130 Nanometer BiCMOS Technologie. Der Multiplexer ermöglicht die Zeitverschachtelung von vier Digital-Analog-Wandlern. Dies erhöht die Abtastrate um Faktor vier, verglichen mit einem einzelnen Wandler.
Zwei verschiedene Schaltungsvarianten werden erläutert. Dabei handelt es sich zum einen um einen monolithischen „vier-zu-eins“-Multiplexer und zum anderen um einen Multiplexer in Baumstruktur, der aus drei „zwei-zu-eins“-Multiplexern besteht. Die Baumstruktur zeigt große Vorteile bei hohen Abtastraten.
Das Ergebnis dieser Arbeit ist ein analoger Multiplexerkern mit einer Abtastrate von 160 GSa/s und einer -3-dB-Bandbreite von mehr als 80 GHz. Die differentielle Ein- und Ausgangsspannungsamplitude beträgt 0,5 V. Auch bei hohen Abtastraten zeigt die Schaltung gute lineare Eigenschaften. So wird bei 3 GHz Signalfrequenz ein störfreier Dynamikbereich (SFDR) von über 40 dB und eine effektive Auflösung (ENOB) von 6,6 erreicht.“Evaluation eines echtzeitfähigen digitalen Korrekturverfahrens für einen Analog/Digital-Umsetzer,” Bachelorarbeit, no. 1040.
Abstract
In dieser Arbeit werden das Prinzip und die Eigenschaften des Analog-Digital-Umsetzers erklärt und die Grundlagen des Korrekturverfahrens beschrieben. Mithilfe des Korrekturverfahrens laut der 3D-LUT (Dreidimensionale Look-Up-Tabelle) werden sowohl der SFDR (Störungsfreier Dynamikbereich, eng: Spurious Free Dynamic Range) als auch das SNDR (eng: Signal-to-Noise and Distortion Ratio) verbessert. Die Zeitabhängigkeit bzw. die Temperaturabhängigkeit des Korrekturverfahrens wird auch diskutiert, d.h., ob das Korrekturverfahren über einen längeren Zeitraum noch sinnvoll funktioniert und wie es sich bei Heize verhält. Mangle des Kältegerätes ist es bei Kälte nicht untersucht. Der ADC wird mit der Abtastrate fs = 6GHz, nominaler Auösung nnom = 9,5Bit und auf zwei Platinen SN015 und SN014 untersucht. Durch das Korrekturverfahren der Platine SN015 werden der SFDR um bis zu 32dB und das SNDR um ca. 5dB verbessert. Bei der Platine SN014 werden der SFDR um bis zu 27dB und das SNDR um ca. 4dB verbessert.“Charakterisierung von Polymer-Deckschichten in integrierten Silizium-Hybrid-Modulatoren”
Abstract
In der vorliegenden Masterarbeit wird der Einfluss von speziellen organischen Polymer-Deckschichten auf Silizium-Hybrid-Modulatoren untersucht. Silizium-Hybrid-Modulatoren sind wichtige photonische Bauelemente, die in integrierten optischen Übertragungsstrecken Anwendung finden können. Sie wandeln elektrische yearnströme in optische um. Um in optischen Übertragungsstrecken hohe Bandbreiten von z.B. 100 GHz zu erhalten, werden geeignete elektrooptische Materialien benötigt. Materialien wie die verwendeten speziellen organischen Polymer-Deckschichten können hohe elektrooptische Koeffizienten aufweisen. Mit Anlegen eines elektrischen Feldes ändern sie ihren Brechungsindex. Bei diesem Effekt handelt es sich um den sogenannten Pockels-Effekt. Um den Effekt zu generieren, müssen die Chromophore in den Polymer-Deckschichten bei einer Temperatur von z.B. 115 °C ausgerichtet werden. Für die Untersuchungen wird die Silizium-auf-Isolator (SOI) Materialplattform herangezogen. Diese bildet die Grundlage für die integrierten Schaltungen und die elektrooptischen Messungen. Besonders die Auswirkung der Polymer-Deckschicht auf den Mach-Zehnder-Modulator wird untersucht. Mit der kommerziellen Software Fimmwave von Photon Design werden die beschichteten Wellenleiterarme des Mach-Zehnder-Modulators simuliert. Diese bilden die Grundlage für die Berechnung der Sensitivität und der elektrooptischen Koeffizienten der Polymer-Deckschichten.“Evaluation eines echtzeitfähigen digitalen Korrekturverfahrens für einen Analog/Digital-Umsetzer”
Abstract
In dieser Arbeit werden das Prinzip und die Eigenschaften des Analog-Digital-Umsetzers erklärt und die Grundlagen des Korrekturverfahrens beschrieben. Mithilfe des Korrekturverfahrens laut der 3D-LUT (Dreidimensionale Look-Up-Tabelle) werden sowohl der SFDR (Störungsfreier Dynamikbereich, eng: Spurious Free Dynamic Range) als auch das SNDR (eng: Signal-to-Noise and Distortion Ratio) verbessert. Die Zeitabhängigkeit bzw. die Temperaturabhängigkeit des Korrekturverfahrens wird auch diskutiert, d.h., ob das Korrekturverfahren über einen längeren Zeitraum noch sinnvoll funktioniert und wie es sich bei Heize verhält. Mangle des Kältegerätes ist es bei Kälte nicht untersucht. Der ADC wird mit der Abtastrate fs = 6GHz, nominaler Auösung nnom = 9,5Bit und auf zwei Platinen SN015 und SN014 untersucht. Durch das Korrekturverfahren der Platine SN015 werden der SFDR um bis zu 32dB und das SNDR um ca. 5dB verbessert. Bei der Platine SN014 werden der SFDR um bis zu 27dB und das SNDR um ca. 4dB verbessert.“Optimierung einer automatischen Verstärkungsregelung in einer 130 nm CMOS-Technologie”
Abstract
In der vorliegenden Arbeit geht es um die automatische Verstärkungsregelung (AGC) im Empfängersystem. Eine AGC besteht aus Verstärker mit einstellbarer Verstärkung (VGA), Gleichtaktregler, Demodulator, Entscheider und Regler. Zunächst werden die theoretischen Grundlagen diese Komponente erklärt. Dann werden die Funktionen der einzelnen Komponente der AGC vorgestellt. Dann wird der Regler beschrieben, da der Regler eine wichtige Rolle in der VGA spielt. In der Arbeit werden insgesamt drei Regler vorgestellt und verglichen. Anschließend können auch unterschiedliche Auslegungen des AGC-Systems dargestellt werden. Diese Auslegungen sind mit unterschiedlichen Komponenten und verschiedenen Schaltplan aufgebaut. Nach dem Vergleich der allen Auslegungen wird eine beste Auslegung festgelegt.“Entwurf und Optimierung eines rücksetzbaren, strahlungsharten Taktteilers mit Fehlerdetektion und zugehörigen Komponenten”
Abstract
In dieser Bachelorarbeit wird der Entwurf eines strahlungsharten Taktteilers und der für die Strahlungshärte notwendigen Komponenten beschrieben. Zuerst werden die theoretischen Grundlagen der Teilchenstrahlung im Weltraum und ihre Effekte auf integrierte Schaltungen vorgestellt. Darauf folgt der Entwurf der strahlungsharten Komponenten. Diese sind hier ein Guard Gate, ein D-Flipflop und ein RS-Flipflop. Anschließend wird das neue Konzept des Taktteilers vorgestellt, das einen bereits vorhandenen alten Entwurf um Rücksetzmöglichkeiten und eine Fehlererkennung erweitert. Dieses neue Konzept wird mithilfe der strahlungsharten Komponenten für den Einsatz im Weltraum optimiert und entworfen. Abschließend werden Simulationsergebnisse vorgestellt.
Die entworfenen Komponenten und der Taktteiler funktionieren wie gewünscht. Im Taktteiler entstehende Fehler werden in weniger als 1 ns erkannt. Außerdem ist der Taktteiler wie gefordert rücksetzbar und läuft nach einem Reset zuverlässig an.“Simulation von Sub-Wellenlängen-Wellenleitern”
Abstract
Die vorliegende Bachelorarbeit befasst sich mit der Simulation von Sub-Wellenlängen-Wellenleitern. Sub-Wellenlängen-Wellenleiter sind dielektrische Wellenleiter, die als Bragg-Gitter ausgeführt sind, also eine periodische Variation des Brechungsindex aufweisen. Bragg-Gitter haben Wellenlängenbereiche unterhalb der Abmessungen des Wellenleiters, in denen sie einfallendes Licht nahezu vollständig reflektieren. In der Nähe dieser Bandlücken entsteht Slow-Light. Die Verlangsamung des Lichts erlaubt es, kompaktere Modulatorarme in Mach-Zehnder-Modulatoren herzustellen und die erforderliche Spannung zur Modulation zu reduzieren.
Kern dieser Arbeit ist die Entwicklung und Verifizierung einer Simulationsmethodik zur Simulation von Sub-Wellenlängen-Wellenleitern. Die Simulationsergebnisse werden mit Messungen vorhandener Strukturen verglichen. Es zeigt sich eine gute Übereinstimmung.
Abschließend wird der Füllfaktor eines Wellenleiters zur Optimierung variiert. Es zeigt sich, dass ein Kompromiss zwischen Gruppengeschwindigkeit und Bandbreite gefunden werden muss. Eine Verringerung der Gruppengeschwindigkeit auf 1/18 der Vakuumlichtgeschwindigkeit ist nur über einem Bereich von wenigen Nanometern zu beobachten, wohingegen eine Verringerung auf 1/6 über einen Bereich von ca. 60nm zu sehen ist.“Design of a High-Speed Clock Regeneration Circuit for a 128 GS/s Analog Demultiplexer”
Abstract
Abstract
In this master thesis, a high-speed clock regeneration circuit for a 128 GS/s analog demultiplexer is designed in a 250 nm SiGe BiCMOS technology from Infineon Technologies and verified on RLC extracted post-layout level. The gain and bandwidth of the designed clock regeneration circuit are 32 dB and 76 GHz respectively. The peak-to-peak jitter is determined as 98.99 fs and the overall power consumption of the clock recovery to 366.1 mW. Since the analog demultiplexer requires two additional 32 GHz clocks phase shifted by 90◦, a frequency divider by 2 (FD/2) is integrated within the clock regeneration circuitry.
Within this thesis, two amplifier architectures are considered and studied for the clock regeneration circuit. At first, the design of Cherry Hooper (CH) amplifiers with emitter feedback and then Differential amplifiers (DA) with inductive peaking are schematically studied and compared against each other in B11HFC technology by Infineon Technologies. The CH amplifier is designed with emitter feedback for bandwidth enhancement. The inductor design of the differential amplifier is carried out using Momentum simulator 7.6.1 within Cadence Virtuoso IC 6.1.6. The peakto-peak output voltage swing is measured at 500 mV.
On simulation level, though CH amplifiers with emitter feedback provides high gain and consumes less area for higher order amplifiers, they produce a strong roll-off gain at larger frequencies when a stronger negative feedback is chosen and attains less bandwidth for higher order amplifiers. On the other hand, DA with inductive peaking provide a significant increase in bandwidth with less power consumption than CH amplifiers. Also they provide smaller gain roll-off at higher frequencies with comparable gain peaking than CH amplifiers which makes them efficient to regenerate the clock signals beyond the 3 dB bandwidth point. Due to these reasons, the Differential amplifier with inductive peaking is chosen over Cherry Hooper amplifier with emitter feedback in this master thesis for designing the Clock regeneration circuit.“Entwurf einer FPGA-basierten Messumgebung für Chips mit hochbitratiger paralleler Schnittstelle,” Masterarbeit, no. 1059.
Abstract
Diese Arbeit zeigt die Konzeption, Umsetzung und Analyse beim Entwurf einer auf Field Programmable Gate Array (FPGA)-basierenden Messumgebung für integrierte Schaltungen mit hochbitratiger paralleler Schnittstelle.
Kapitel 2 beschreibt die typischen Probleme paralleler Schnittstellen. Es folgt eine genauere Betrachtung über metastabile Zustände innerhalb digitaler Systeme. Zudem sind heutige hochbitrate Übertragungssysteme umrissen.
Die Systemübersicht zeigt den Messaufbau und welche Probleme bei der parallelen Datenübertragung in diesem speziellen Fall entstehen. Diese werden in den Kontext der Synchronisierung eingeordnet und ein erstes Vorgehen zur Problemlösung wird erläutert. Zudem sind die Schnittstellen auf Systemebene und zentralen Komponenten des Messaufbaus beschrieben.
In Kapitel 5 sind die Abstraktion der durch das Messsystem eingebrachten Verzögerungen und wie diese in einem Algorithmus zur Kompensation eingebettet sind, gezeigt. Der ausgearbeitete Algorithmus wird in einer Architektur integriert, die auf einem FPGA umsetzbar ist. Es folgt eine Beschreibung des eingesetzten und implementierten Systembusses sowie des Protokolls zur Kommunikation mit dem Steuerrechner. Des Weiteren wird die Python-Steuersoftware erläutert.
In Kapitel 6 sind die Module beschrieben, die am Systembus anliegen. Diese setzen die Synchronisierung um. Hierbei werden die Konzepte aus Kapitel 5 auf die Module übertragen.
Es folgen die Messungen und Analyse der Messergebnisse des FPGA-Entwurfs. Es werden die Unterschiede vor und nach der Synchronisierung im Zeitbereich gezeigt. Eine Aussage über die Qualität der Abtastzeitpunktausrichtung liefern die Spektren. Eingebrachte Abtastfehler einzelner Bits zeigen die Auswirkung im Spektrum.“Integrierbare Zusatzoptik für optisch breitbandige Glasfaser-Chip-Schnittstellen”
Abstract
Diese Bachelorarbeit behandelt die Optimierung der Bandbreite von Silizium-Gitterkopplern mit Hilfe einer passiven Zusatzoptik. Gitterkoppler dienen dazu Licht in einen on-chip Wellenleiter ein- bzw. auszukoppeln. Dazu werden sie meist direkt auf einen optischen Chip integriert. Um eine Vielzahl an unterschiedlichen Wellenlängen des Lichts ezient aufnehmen zu können, muss die Bandbreite der Kopplung hoch sein. Eine passive Erhöhung dieser durch eine Zusatzoptik bedeutet, es verlangt nach keiner zusätzlichen Energie.
Durch Simulation eines auf einen Gitterkoppler einfallenden Lichtstrahls unterschiedlicher Wellenlängen sind die Anforderungen an eine Zusatzoptik genauestens ermittelt. Daraus folgen verschiedene Varianten zur Lösung der Bandbreitenoptimierung, die nach deren Analyse zu einer anschlieÿend genauer betrachteten Zusatzoptik führen. Die Lichtkopplung der Gitterkoppler simuliert CAMFR, eine Software zur Beschreibung der Ausbreitung von Licht in verschiedenen Medien. Die damit ermittelten Ergebnisse liefern den genauen Entwurf der Zusatzoptik, die beim betrachteten Gitterkoppler eine Verdopplung der 1-dB-Bandbreite von 40 nm auf über 80 nm ohne signikante Beeinträchtigung der maximalen Ezienz erzielt.“Extrem rauscharmer Ladungsverstärker für schnellste Staubteilchen,” Forschungsarbeit, no. 1043.
Abstract
Für Raumfahrtanwendungen wird ein rauscharmer Ladungserstärker in dieser Arbeit aufgebaut. Von großer Bedeutung für die Schaltungsentwicklung sind die Realisierung einer hohen Verstärkung im Betriebsfrequenzbereich von 10 kHz bis 50 MHz und die Rauschminimierung des Gesamtsystems. Der Entwicklungsprozess basiert auf den entsprechenden theoretischen Grundlagen über z.B. Kaskodenschaltung, Stromspiegel und äquivalente Rauschladung.
Die notwendige Voraussetzung für ein rauscharmen Ladungsverstärker ist, eine geeignete Technologie mit optimalem Rauschverhalten zu wählen. Dabei werden verschiedende Halbleiterprozesse verglichen und schließlich wird die Technologie 65 nm-1,8 V-PSVT von STMicroelectronics als die ideale Option für den folgenden Entwurf gewählt.
Bei der Schaltungsauslegung werden mehrere Bausteine eingesetzt. Der Entwurfprozess des rauscharmen Ladungsverstärkers wird unter den bestimmten Rahmenbedingungen, wie die Detektorkapazität von 5 pF und die Rückkopplungskapazität von 200 fF, berücksichtigt. Der Entwurf lässt sich mithilfe der Entwurfsanforderungen und der Simulationsergebnisse untersuchen.
Als die Endergebnisse der Eingenschaften des entworfenen Verstärkers beträgt die Verstärkung bei 50 MHz ungefähr 53,91 dB, der Phasenrand ungefähr 82,32 Grad und die äquivalente Rauschladung ungefähr 129, 7 e− auf.“Entwurf und Optimierung eines rücksetzbaren, strahlungsharten Taktteilers mit Fehlerdetektion und zugehörigen Komponenten,” Bachelorarbeit, no. 1044.
Abstract
In dieser Bachelorarbeit wird der Entwurf eines strahlungsharten Taktteilers und der für die Strahlungshärte notwendigen Komponenten beschrieben. Zuerst werden die theoretischen Grundlagen der Teilchenstrahlung im Weltraum und ihre Effekte auf integrierte Schaltungen vorgestellt. Darauf folgt der Entwurf der strahlungsharten Komponenten. Diese sind hier ein Guard Gate, ein D-Flipflop und ein RS-Flipflop. Anschließend wird das neue Konzept des Taktteilers vorgestellt, das einen bereits vorhandenen alten Entwurf um Rücksetzmöglichkeiten und eine Fehlererkennung erweitert. Dieses neue Konzept wird mithilfe der strahlungsharten Komponenten für den Einsatz im Weltraum optimiert und entworfen. Abschließend werden Simulationsergebnisse vorgestellt.
Die entworfenen Komponenten und der Taktteiler funktionieren wie gewünscht. Im Taktteiler entstehende Fehler werden in weniger als 1 ns erkannt. Außerdem ist der Taktteiler wie gefordert rücksetzbar und läuft nach einem Reset zuverlässig an.“Optimierung einer automatischen Verstärkungsregelung in einer 130 nm CMOS-Technologie,” Forschungsarbeit, no. 1039.
Abstract
In der vorliegenden Arbeit geht es um die automatische Verstärkungsregelung (AGC) im Empfängersystem. Eine AGC besteht aus Verstärker mit einstellbarer Verstärkung (VGA), Gleichtaktregler, Demodulator, Entscheider und Regler. Zunächst werden die theoretischen Grundlagen diese Komponente erklärt. Dann werden die Funktionen der einzelnen Komponente der AGC vorgestellt. Dann wird der Regler beschrieben, da der Regler eine wichtige Rolle in der VGA spielt. In der Arbeit werden insgesamt drei Regler vorgestellt und verglichen. Anschließend können auch unterschiedliche Auslegungen des AGC-Systems dargestellt werden. Diese Auslegungen sind mit unterschiedlichen Komponenten und verschiedenen Schaltplan aufgebaut. Nach dem Vergleich der allen Auslegungen wird eine beste Auslegung festgelegt.“Auslegung von Multimoden-Interferometern für die spektrale Analyse optischer Signale”
Abstract
Die nachfolgende Bachelorarbeit untersucht Multimoden-Interferometer (MMI), welche für das wellenlängenabhängige Routing und in der Sensorik verwendet werden können. Zwei MMIs ergeben durch Hintereinanderschalten über ein Array aus Wellenleitern den Erweiterten Mach-Zehnder-Schalter (EMZS). Der EMZS kann das Signal mithilfe von Phasenmodulation in den Phasenschiebern, welche auf den Wellenleitern angebracht sind, auf verschiedene Ausgänge steuern. Hauptziel der Arbeit ist es, die Phasenverschiebung in den Phasenschiebern, die notwendig ist, um alle Ausgänge ansteuern zu können, für unterschiedliche EMZS zu berechnen. Dabei soll die geringstmögliche Phasenverschiebung gefunden werden, da so die Übertragungsverluste minimiert werden können. Mithilfe der Transfer-Matrizen können die Phasenbeziehungen innerhalb des EMZS untersucht werden und so die minimalen Phasenverschiebungen, die notwendig sind, um alle Ausgänge ansteuern zu können, berechnet werden. Es wird gezeigt, dass für einen 5 x 5 EMZS besonders geringe Phasenverschiebungen von 4p /5 notwendig sind. Anhand dieses Ergebnisses erfolgt die Untersuchung und Auslegung des 5 x 5 MMIs, sowie für weitere N x N MMIs. Für die Berechnung der Strahlengänge wird auf die Software FIMMPROP zurückgegriffen.“Simulation von Sub-Wellenlängen-Wellenleitern,” Bachelorarbeit, no. 1052.
Abstract
Die vorliegende Bachelorarbeit befasst sich mit der Simulation von Sub-Wellenlängen-Wellenleitern. Sub-Wellenlängen-Wellenleiter sind dielektrische Wellenleiter, die als Bragg-Gitter ausgeführt sind, also eine periodische Variation des Brechungsindex aufweisen. Bragg-Gitter haben Wellenlängenbereiche unterhalb der Abmessungen des Wellenleiters, in denen sie einfallendes Licht nahezu vollständig reflektieren. In der Nähe dieser Bandlücken entsteht Slow-Light. Die Verlangsamung des Lichts erlaubt es, kompaktere Modulatorarme in Mach-Zehnder-Modulatoren herzustellen und die erforderliche Spannung zur Modulation zu reduzieren.
Kern dieser Arbeit ist die Entwicklung und Verifizierung einer Simulationsmethodik zur Simulation von Sub-Wellenlängen-Wellenleitern. Die Simulationsergebnisse werden mit Messungen vorhandener Strukturen verglichen. Es zeigt sich eine gute Übereinstimmung.
Abschließend wird der Füllfaktor eines Wellenleiters zur Optimierung variiert. Es zeigt sich, dass ein Kompromiss zwischen Gruppengeschwindigkeit und Bandbreite gefunden werden muss. Eine Verringerung der Gruppengeschwindigkeit auf 1/18 der Vakuumlichtgeschwindigkeit ist nur über einem Bereich von wenigen Nanometern zu beobachten, wohingegen eine Verringerung auf 1/6 über einen Bereich von ca. 60nm zu sehen ist.“Design and Implementation of a DRP Component for Multi-Input and Multi-Output MMCM of Xilinx 7 Series and Virtex-6 FPGA”
Abstract
For the field-programmable gate array (FPGA) based systems, mixed-mode clock managers (MMCMs) are usually used to generate clock signals to drive synchronous digital circuits. Sometimes the MMCM generated clock signals need to be change dynamically when the circuit is running, in this case the MMCM output clocks can be changed in frequency, phase and duty cycle through the dynamic reconfiguration port (DRP) on the fly. The uncertainty of clock signals, which can be observed as timing fluctuation in the time domain as well as frequency instability in the frequency domain, has to be taken into consideration in timing sensitive application designs. The clock signal uncertainty can be quantitatively analyzed either in the time domain as jitter or in the frequency domain as phase noise.
This master thesis concentrates on multi-input multi-output (MIMO) MMCM systems of both 7 Series and Virtex-6 FPGAs with two input clocks and up to seven output clocks. The master thesis proposes the algorithms to determine optimum reconfiguration attribute values according to the complex frequency, phase, and duty cycle requirements, which ensure to generate clock signals with high accuracy and low jitter. In addition, we present also the dynamic reconfiguration component designs that are able to change the output clock signals in frequency, phase and duty cycle dynamically, and fine-tune the phase shift with very high resolution as well.
In this master thesis, the test setups for our frequency, phase shift, and duty cycle measurements, as well as for the phase noise and jitter tests, are also illustrated in detail.
Furthermore, the algorithms proposed in this master thesis are compared with Xilinx GUI tool Clocking Wizard by showing selected end-to-end results that have been measured according to various frequency, phase, and duty cycle requirements. Their phase noise and calculated jitter of the MMCM output clocks have been also compared in this thesis.“Operationsverstärkerschaltung zur Messung von Strömen im Nanoampere-Bereich,” Forschungsarbeit, no. 1042.
Abstract
The following work discusses the desgin and characterization of an operational amplifier for measuring nano-ampere currents. Furthermore the work serves as a basis for the following built of an amplifier-circuit for a novel nano-acceleration-sensor. At the beginning theoretical calculations for choosing the right operational amplifier are made. The operational amplifier must have an minimal gain-bandwidth-product of 8.3 MHz, noise as low as possible and an output voltage range from 0 V to 5 V. Farther problems in layout development are shown and appropriate solving approaches are made. With help of various approaches it is possible to reduce the parasitic capacities of the circuit board to a value of 32 fF. The evaluation shows an achievable frequency of 44.2 kHz with an transimpedance
of 108 V/A. The input referred noise with 15,2 fA/ √Hz is correspondingly low.“Charakterisierung von Polymer-Deckschichten in integrierten Silizium-Hybrid-Modulatoren”
Abstract
In der vorliegenden Masterarbeit wird der Einfluss von speziellen organischen Polymer-Deckschichten auf Silizium-Hybrid-Modulatoren untersucht. Silizium-Hybrid-Modulatoren sind wichtige photonische Bauelemente, die in integrierten optischen Übertragungsstrecken Anwendung finden können. Sie wandeln elektrische Datenströme in optische um. Um in optischen Übertragungsstrecken hohe Bandbreiten von z.B. 100 GHz zu erhalten, werden geeignete elektrooptische Materialien benötigt. Materialien wie die verwendeten speziellen organischen Polymer-Deckschichten können hohe elektrooptische Koeffizienten aufweisen. Mit Anlegen eines elektrischen Feldes ändern sie ihren Brechungsindex. Bei diesem Effekt handelt es sich um den sogenannten Pockels-Effekt. Um den Effekt zu generieren, müssen die Chromophore in den Polymer-Deckschichten bei einer Temperatur von z.B. 115 °C ausgerichtet werden. Für die Untersuchungen wird die Silizium-auf-Isolator (SOI) Materialplattform herangezogen. Diese bildet die Grundlage für die integrierten Schaltungen und die elektrooptischen Messungen. Besonders die Auswirkung der Polymer-Deckschicht auf den Mach-Zehnder-Modulator wird untersucht. Mit der kommerziellen Software Fimmwave von Photon Design werden die beschichteten Wellenleiterarme des Mach-Zehnder-Modulators simuliert. Diese bilden die Grundlage für die Berechnung der Sensitivität und der elektrooptischen Koeffizienten der Polymer-Deckschichten.“Integration von Laserdioden in integriert-optische Systeme”
Abstract
Die nachfolgende Masterarbeit befasst sich mit der Integration von Laserdioden in integriert-optische Systeme. Hierfür wird ein Messingblock mit einem Messaufbau zusammen entwickelt, der einen Einkoppelwinkel der Laserdiode von 12◦ sicherstellen soll. Die Laserdiode wird auf den Messingblock montiert und mit Hilfe einer Halterung in einen Messplatz integriert. Mit den am Messplatz vorhandenen Justiereinheiten wird die Laserdiode über einen Gitterkoppler positioniert und samt Messingblock auf den Chip geklebt. Die Koppelverluste liegen bei 22 dB. In dieser Arbeit wird gezeigt, dass diese theoretisch mit verbesserten Justiereinheiten auf bis zu 3 dB reduziert werden können. Die Simulationen basieren dabei auf der Software CAMFR. Es wird gezeigt, dass die Gitterkoppler für Laserstrahlung aus einer Laserdiode geeignet sind und nicht modiziert werden müssen.“Extrem rauscharmer Ladungsverstärker für schnellste Staubteilchen”
Abstract
Für Raumfahrtanwendungen wird ein rauscharmer Ladungserstärker in dieser Arbeit aufgebaut. Von großer Bedeutung für die Schaltungsentwicklung sind die Realisierung einer hohen Verstärkung im Betriebsfrequenzbereich von 10 kHz bis 50 MHz und die Rauschminimierung des Gesamtsystems. Der Entwicklungsprozess basiert auf den entsprechenden theoretischen Grundlagen über z.B. Kaskodenschaltung, Stromspiegel und äquivalente Rauschladung.
Die notwendige Voraussetzung für ein rauscharmen Ladungsverstärker ist, eine geeignete Technologie mit optimalem Rauschverhalten zu wählen. Dabei werden verschiedende Halbleiterprozesse verglichen und schließlich wird die Technologie 65 nm-1,8 V-PSVT von STMicroelectronics als die ideale Option für den folgenden Entwurf gewählt.
Bei der Schaltungsauslegung werden mehrere Bausteine eingesetzt. Der Entwurfprozess des rauscharmen Ladungsverstärkers wird unter den bestimmten Rahmenbedingungen, wie die Detektorkapazität von 5 pF und die Rückkopplungskapazität von 200 fF, berücksichtigt. Der Entwurf lässt sich mithilfe der Entwurfsanforderungen und der Simulationsergebnisse untersuchen.
Als die Endergebnisse der Eingenschaften des entworfenen Verstärkers beträgt die Verstärkung bei 50 MHz ungefähr 53,91 dB, der Phasenrand ungefähr 82,32 Grad und die äquivalente Rauschladung ungefähr 129, 7 e$-$ auf.“Physikalischer Entwurf eines schnellen CMOS-Rechenwerks für einen Analog-Digital-Umsetzer”
Abstract
In dieser Forschungsarbeit am Institut für Elektrische und Optische Nachrichtentechnik wird ein bereits auf Schaltplanebene existierender 10Bit Analog-Digital-Umsetzer (AD-Umsetzer) entworfen. Bei der in der 55nm-BiCMOS-Technologie gebauten Schaltung handelt es sich um den Digitalteil eines AD-Umsetzers. Der Analogteil wird nicht betrachtet und ist mit Bipolartransistoren realisiert. Zum Entwurf des Digitalteils gehört der Entwurf von vier Rechenwerken, die eine Datenrate von 12GS/s ermöglichen. Für die Parallelisierung der Rechenwerke müssen Komponenten wie Demultiplexer und Multiplexer entworfen werden. Nachdem Entwurf findet eine Untersuchung in Form einer Simulation statt, bei der der Einfluss der parasitären Effekte auf die Schaltung betrachtet wird. Ergebnisse der Untersuchung zeigen eine Flächen- und Leistungsersparnis von 98Prozent im Vergleich zur Vorgängerversion (ADC3), der aus Bipolartransistoren realisiert wurde.“Optimierung eines rauscharmen Ladungsverstärkers für Weltraumstaub”
Abstract
In dieser Arbeit wird der Schaltungsentwurf eines rauscharmen vollständig differentiellen Ladungsverstärkers mit Klasse AB Ausgangsstufe in dem A30 Prozess (300 nm) von AMS beschrieben. Die Eingangsstufe verursacht das meiste Rauschen und wird rauscharm entworfen. Für einen großen Dynamikbereich wird eine Verstärkerstufe mit anschließenden Klasse AB Ausgangssverstärkern entworfen. Um einen stabilen Großsignalarbeitspunkt der Verstärkerstufen für einen großen Dynamikbereich zu ermöglichen, wird eine separate Gleichtaktregelung für die Eingangsstufe und den Ausgang aufgebaut. Der Ladungsverstärker existiert in zwei Versionen für einen minimalen Lastwiderstand von 500Ω bzw. 50Ω in einem Frequenzbereich von 7 Hz bis 300 kHz. Dabei verursacht der Ladungsverstärker eine äquivalente Rauschladung von ENC = 34,65 e$-$(500Ω Dimensionierung) bzw. ENC = 34,5 e$-$(50Ω Dimensionierung) bei einem Leistungsverbrauch von 55,3mW (500Ω Dimensionierung) bzw. 64,5mW(50Ω Dimensionierung) im Ruhezustand. Der 1-dB-Kompressionspunkt ergibt sich dabei für eine Ausgangsamplitude von ˆUout,diff = 3,01V (500Ω Dimensionierung) bzw. ˆUout,diff = 2,57V(50Ω Dimensionierung).
