



## Themenüberblick:

FPGA-Entwurf mit VHDL, Python-Programmierung, Messtechnik

## Dein Profil:


- Gute Vorkenntnisse in VHDL und Python
- Eigenständige und strukturierte Arbeitsweise
- Motivierte Herangehensweise an eine komplexe Aufgabe
- Empfohlen: Erfahrung mit AMD (Xilinx) Virtex-FPGAs und Vivado

## Wir bieten:



- Individuelle Betreuung und Unterstützung
- Raum, um eigene Ideen einzubringen

## Hintergrund:


Am INT werden integrierte Schaltungen (IC) zur Übertragung hochbitratiger Signale entworfen. Die Eingangsschnittstellen der ICs sind oft parallel ausgeführt, wobei jede einzelne Leitung von einer seriellen Hochgeschwindigkeitsschnittstelle eines FPGAs mit Daten versorgt wird. Da sie zusammen eine parallele Schnittstelle bilden sollen, müssen sie aufeinander synchronisiert werden. Die über die Schnittstellen zu sendenden Daten werden im FPGA in RAM-Blöcken zwischengespeichert. Die externe Kommunikation erfolgt über eine Ethernet-Schnittstelle mittels eines INT-proprietären Protokolls.



Virtex-7 Evaluationsboard von AMD (Xilinx)



Zu vermessende Schaltung



Steuerprogramm (Python-GUI)

## Deine Aufgabe:

In diesem spannenden Projekt wirst du die Möglichkeit haben, eine flexible Hochgeschwindigkeitsdatenquelle zu entwickeln, die Teil einer Messumgebung für integrierte Schaltungen am INT ist. Zunächst erfolgt eine Einarbeitung in bereits bestehende Komponenten. Darauf aufbauend soll eine flexible Anpassung der Anzahl der Schnittstellen und des Speichers entwickelt werden. Die Datenrate soll in einem Bereich von etwa 1 bis 28 Gbaud einstellbar sein. Der Common-Mode der Ausgangssignale soll ebenfalls einstellbar sein. Die Konfiguration soll über eine GUI, die in Python entwickelt werden soll, erfolgen. Die Verifikation erfolgt an einem bestehenden Messaufbau.

## Kontakt:

Dr.-Ing. Thomas Veigel, [t.veigel@int.uni-stuttgart.de](mailto:t.veigel@int.uni-stuttgart.de)

