Digital-Analog-Umsetzer bis 118 GS/s in 28 nm CMOS

Der stetige Anstieg des globalen Datenverkehrs treibt die Datenraten in optischen Übertragungssystemen auf über 1 Tbit/s pro Trägerwellenlänge. Digital-Analog-Umsetzer (DAU) in den Sendesystemen sind kritische Komponenten, an welche hohe Anforderungen gestellt werden. So sind Umsetzungsraten von 100 GS/s und höher erforderlich. Zur monolithischen Integration mit den digitalen Signalprozessoren sind CMOS-Realisierungen dabei unabdingbar.

In diesem Projekt wird erstmals die Integration zweier 8-Bit-DAU und eines analogen Multiplexers (AMUX) auf einem einzigen Chip in einer 28-nm-CMOS-Technologie (FD-SOI) bei Umsetzungsraten von über 100 GS/s realisiert. Ein integrierter Speicher (SRAM) mit einer Speichergröße von 256 kB, der zyklisch ausgelesen wird, vervollständigt das System zu einem universellen Arbiträrsignalgenerator (AWG). Dieser besteht aus insgesamt über 14 Millionen Transistoren. Allgemein können durch einen AMUX Umsetzungsraten und Bandbreiten von DAUn in etablierten CMOS-Technologien gesteigert werden, was neben der reinen Weiterentwicklung der Technologie einen zweiten Pfad zur Performance-Steigerung eröffnet. Der AWG ist für den Einsatz in experimentellen, optischen Übertragungsstrecken sowie für verschiedenste Laborexperimente, welche sehr schnelle AWG benötigen, entwickelt.

Breitbandige, pulsamplitudenmodulierte (PAM) Signale bis zur Nyquist-Frequenz werden bis zu einer Umsetzungsrate von 108 GS/s (PAM-2) und Datenraten bis zu 240 Gbit/s (80 GS/s, PAM-8) demonstriert. Bei 100 GS/s wird ein PAM-4-Signal gezeigt. Des Weiteren kann der AWG für Anwendungen mit Überabtastung und Pulsformung bei geringeren Symbolraten mit Umsetzungsraten bis zu 118 GS/s eingesetzt werden.

Zuletzt geht aus diesem Projekt ein Vorverzerrungsverfahren im Zeitbereich einschließlich Systemidentifikationsverfahren hervor, das deterministische, lineare, periodisch zeitvariante Effekte (LPTV) berücksichtigt.