Am Institut für Elektrische und Optische Nachrichtentechnik wurde ein Digital-Analog-Umsetzer mit einer Umsetzungsrate von 100 GS/s und 8 bit nomineller Auflösung in einer 28 nm Low Power CMOS Technologie entworfen. Eine mögliche Anwendung ist im Bereich koherenter optischer Übertragungssysteme zu suchen.
In der folgenden Abbildung ist das Blockschaltbild des DAUs dargestellt. Der DAU enthält einen integrierten Speicher mit einer Gesamtkapazität von 1 kByte, der zyklisch ausgelesen wird.
Der eigentliche DAU besteht aus zwei zeitverschachtelten 50 GS/s NRZ-Teil-DAUs. Ein einzelner Teil-DAU besteht aus zwei zeitveschachtelten RZ-Teil-DAUs. Mit diesem Konzept ist es möglich die Spiegelfrequenzen auf 75 GHz bei einer Signalfrequenz von 25 GHz zu schieben.
In der folgenden Abbildung ist das Chipfoto dargestellt. Der Chip weißt eine Fläche von 1,44 mm² auf und hat eine Leistung von 2,5 W. Um die Ausgangsbandbreite zu erhöhen, ist das Stromsummationsnetzwerk mittels einer künstlichen verteilten Leitung realisiert.
Der DAU-Chip wurde sowohl On-Wafer als auch auf einem HF-Platinenmaterial aufgebaut vermessen.
Die effektive Anzahl an Bits (ENOB) liegt im Bereich zwischen 5,3 bit und 3,2 bit. Der Abstand zum größten Störer zur Grundschwingung (SFDR) liegt im bereich zwischen 41 dB und 27 dB. Die Messungen erfolgten bei einer Frequenz von 24,7 GHz bei einer Umsetzungsrate von 100 GS/s. Die 3 dB Bandbreite beträgt 13 GHz bei 100 GS/s. Der Verlauf des Signalpegels über der Freuenz ist relativ flach. Der Verlust liegt beträgt 8 dB bei 25 GHz. Die Messung erfolgte On-Wafer mit Messspitzen und einem Subsampling-Oszilloskop mit 65 GHz Eingangsbandbreite.
Im Folgenden ist eine On-Wafer-Messung eines Teil-DAUs dargestellt. Es wird ein PAM-8 Auges bei 40 Gbaud ohne Vorverzerrung und mit 10% digitaler Vorverzerrung gezeigt. Die Umsetzungsrate beträgt 40 GS/s und entspricht einer Übertragungsrate von 120 Gbit/s.
Die folgende Abbildung zeigt eine Messung eines Teil-DAUs auf einer Leiterplatte. Es ist ein PAM-4 Auge bei 50 GS/s jeweils ohne und mit Vorverzerrung dargestellt. Die Übertragungsrate entspricht 100 Gbit/s.
Publikationen
2016
- M. Grözing, H. Huang, X.-Q. Du, und M. Berroth, „Data converters for 100 Gbit/s communication links and beyond“, in Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SIRF). Digest of Papers, Austin, Texas, USA, 2016, S. 104--106.
2015
- H. Huang, J. Heilmeyer, M. Grözing, M. Berroth, J. Leibrich, und W. Rosenkranz, „An 8-bit 100-GS/s Distributed DAC in 28-nm CMOS for Optical Communications“, IEEE Transactions on Microwave Theory and Techniques, Bd. 63, Nr. 4, S. 1211--1218, 2015.
2014
- H. Huang, J. Heilmeyer, M. Grözing, und M. Berroth, „An 8-bit 100-GS/s distributed DAC in 28-nm CMOS“, in IEEE Radio Frequency Integrated Circuits Symposium (RFIC), Tampa, FL, USA, 2014, S. 65--68.
Weiterführende Informationen
- 100 Milliarden Wandlungen pro Sekunde
Pressemitteilung der Universität Stuttgart (2. Juni 2014, Nr. 030)
Ansprechpartner
Markus Grözing
Dr.-Ing.Arbeitsgruppenleiter IC-Entwurf