Logo Akiprop

Schnelle und effiziente analoge Rechenschaltungen für KI-Beschleuniger und die optische Datenübertragung

Einsatz von schnellen und energieeffizienten elektronischen analogen Rechenschaltungen in künstlichen neuronalen Netzen für KI-Beschleuniger und in Sendern und Empfängern optischer Datenübertragungsstecken zum Ausgleich von linearen und nichtlinearen Verzerrungen.

Die enorme Leistungsfähigkeit künstlicher Intelligenz bei unterschiedlichen Problemstellungen führt zu deren Einzug in immer mehr Anwendungen und löste insbesondere mit der Einführung von ChatGPT einem regelrechten Boom aus. Derartige Systeme basieren auf künstlichen neuronalen Netzen für deren Inferenz im Wesentlichen die zwei arithmetischen Operationen Multiplikation und Addition billionenfach berechnet werden. 

Optische Übertragungsstrecke mit analogem KNN im Empfänger zum Ausgleich der chromatischen Dispersion der Glasfaser.
Optische Übertragungsstrecke mit analogem KNN im Empfänger zum Ausgleich der chromatischen Dispersion der Glasfaser.

In konventionellen digitalen Rechenwerken werden für das einfache Multiplizieren zweier Zahlen in sogenannten Feldmultiplizierern viele hundert MOSFETs verwendet und für jede Rechnung umgeladen, wodurch beim Rechnen viel Energie aufgewendet wird. Hier setzt das neue analogen Rechenschaltungskonzept des INT an, welches im Rahmen des vom BMBF geförderten AI-NET Forschungsprojekt entwickelt wurde. Der analoge Zweiquadranten-Multiplizierer kommt mit nur zwei Feldeffektransistoren aus. Durch diese fließt für nur einen sehr kurzen Augenblick Strom, wobei das Multiplikationsergebnis, abgebildet als elektrische Ladung, berechnet wird. Für die Addition wird sogar gar kein zusätzliches Bauelement benötigt, da hier das physikalische Prinzip der Kirchhoffschen Knotenregel ausgenutzt wird. Dadurch ergibt sich ein sehr großes Effizienzsteigerungspotential. Rechenwerke für KI-Anwendungen auf Computerchips in Rechenzentren und Smartphones sowie Sende- und Empfängerschaltungen für die optische Datenübertragung könnten somit deutlich kleiner und energieeffizienter werden. Die bisherigen Untersuchungen deuten darauf hin, dass eine analoge Multiplikation mit der neuen Technik des INT etwa 100-fach energieeffizienter ist als eine bereits stark reduzierte und optimierte digitale FP4-Multiplikation auf der neuesten Nvidia KI-Beschleuniger-Generation (GPU Blackwell GB200).

Testchip für den analogen KI-Beschleuniger in 22nm CMOS-Technologie.
Testchip für den analogen KI-Beschleuniger in 22nm CMOS-Technologie.

Im Laufe des Projekts sind zwei ASICs in einer 22 nm FDSOI CMOS Technologie entstanden, welche die grundlegende Funktionalität der analogen Rechenzellen als auch die niedrige Energieaufnahme durch messtechnische Charakterisierung bestätigen.
Die Abbildung zeigt den zweiten entworfenen ASIC auf dem mehrere neuronale Schichten, basierend auf den analogen Rechenzellen, implementiert sind.

Dieses Projekt wird gefördert vom BMBF unter der dem Förderkennzeichen 16KIS1313
Dieses Projekt wird gefördert vom BMBF unter der dem Förderkennzeichen 16KIS1313

Publikationen

  1. 2024

    1. J. Finkbeiner, R. Nägele, M. Grözing, M. Berroth, und G. Rademacher, „Ultra-energy-efficient analog multiply-accumulate and rectified linear unit circuit for artificial neural network inference accelerators“, in International Conference on Neuromorphic Computing and Engineering 2024 (ICNCE), 2024.
    2. J. Finkbeiner, R. Nägele, M. Grözing, M. Berroth, und G. Rademacher, „Characterization of a Femtojoule Voltage-to-Time Converter with Rectified Linear Unit Characteristic for Analog Neural Network Inference Accelerators“, in IEEE International Conference on Artificial Intelligence Circuits and Systems (AICAS), 2024, S. accepted.
    3. R. Nägele, J. Finkbeiner, M. Grözing, M. Berroth, und G. Rademacher, „Characterization of an Analog MAC Cell with Multi-Bit Resolution for AI Inference Accelerators“, in IEEE International Conference on Artificial Intelligence Circuits and Systems (AICAS), 2024, S. accepted.
  2. 2023

    1. R. Nägele, J. Finkbeiner, V. Stadtlander, M. Grözing, und M. Berroth, „Analog Multiply-Accumulate Cell with Multi-Bit Resolution for All-Analog AI Inference Accelerators“, IEEE Transactions on Circuits and Systems I: Regular Papers, Bd. 2023, S. 1--13, 2023.
  3. 2022

    1. J. Finkbeiner, R. Nägele, M. Berroth, und M. Grözing, „Design of an Energy Efficient Voltage-to-Time Converter with Rectified Linear Unit Characteristics for Artificial Neural Networks“, in IEEE International New Circuits and Systems Conference (NEWCAS), 2022, S. 327--331.
    2. R. Nägele, J. Finkbeiner, M. Berroth, und M. Grözing, „Design of an Energy Efficient Analog Two-Quadrant Multiplier Cell Operating in Weak Inversion“, in IEEE International New Circuits and Systems Conference (NEWCAS), 2022, S. 5--9.

Kontakt

Jakob Finkbeiner

M. Sc.

Wissenschaftlicher Mitarbeiter

Raphael Nägele

M. Sc.

Wissenschaftlicher Mitarbeiter

Zum Seitenanfang