Viterbi-Entzerrer für optische 40 Gbit/s Systeme

Viterbi-Entzerrer für optische 40 Gbit/s Systeme in CMOS

In optischen Weitverkehrs-Übertragungsnetzen liegt die Bitrate bei aktuell 10 Gbit/s pro Wellenlängenkanal (Stand 2005). Da Breitbandanschlüsse mit immer höherer Bitrate auch bei Privathaushalten Einzug halten, muss die Bitrate im Kernnetz ebenfalls erhöht werden, um den Anforderungen neuer Anwendungen wie z.B. IPTV gerecht zu werden. In der nächsten Generation wird die Bitrate 40 Gbit/s pro Kanal betragen. Bei diesen hohen Datenraten stellen Intersymbolinterferenzen auf Grund von chromatischer Dispersion und Polarisations-Moden-Dispersion auf Glasfaserleitungen ein großes Problem dar.

Optische Übertragungsstrecke mit Viterbi-Entzerrer
Optische Übertragungsstrecke mit Viterbi-Entzerrer

Als eine Lösung für dieses Problem eignet sich ein elektronischer Entzerrer nach dem Maximum-Likelihood-Sequence-Estimation- (MLSE-) Verfahren, bei dem Entscheidungen durch Minimierung der Fehlerquadratsumme über eine bestimmte Blocklänge aus aufeinanderfolgenden Symbolen getroffen werden (Softdecision). Zur Umsetzung des MLSE-Verfahrens kommt der Viterbi-Algorithmus zum Einsatz.
Der Viterbi-Algorithmus besteht aus vielen Additionen und Vergleichen (Add-Compare-Select- (ACS-) Operationen), die selbst in aktuellen CMOS-Technologien nicht bei diesen hohen Datenraten durchgeführt werden können, weshalb der Viterbi-Algorithmus parallelisiert werden muss.
Das Ziel des am INT entworfenen Viterbi-Entzerrers ist es, eine Bitfehlerrate von 1·10-3 bei mit 3 bit quantisierten Eingangsdaten aus dem vorgeschalteten Analog/Digital-Umsetzer zu erreichen.
Der Viterbi-Entzerrer-Chip wurde im Rahmen einer Forschungskooperation mit Alcatel-Lucent in einer 90 nm CMOS-Technologie umgesetzt und erfolgreich vermessen.

Layout und Chipfoto des Viterbi-Entzerrers
Layout und Chipfoto des Viterbi-Entzerrers

Publikationen

  1. 2013

    1. T. Veigel, T. Alpert, F. Lang, M. Grözing, and M. Berroth, “A Viterbi Equalizer Chip for 40 Gb/s Optical Communication Links,” in European Microwave Conference (EuMC), Nuremberg, Germany, 2013, pp. 49--52.
  2. 2009

    1. T. Veigel, M. Grözing, M. Berroth, and F. Buchali, “Design of a Viterbi Equalizer Circuit for Data Rates up to 43 Gb/s,” in European Solid-State Circuits Conference Fringe (ESSCIRC Fringe), Athens, Greece, 2009.
  3. 2007

    1. T. Veigel, F. Buchali, A. Bindel, F. Lang, P. Mata, A. Botey, F. Maier, M. Grözing, S. Seemann, M. Kohler, and M. Berroth, “Entwurf eines elektronischen Entzerrers mit Maximum-Likelihood-Sequence-Estimation für Kanäle mit 43 GBit/s serieller Eingangsdatenrate,” in Kleinheubacher Tagung, U.R.S.I. Landesausschuss in der Bundesrepublik Deutschland e.V, Miltenberg, Germany, 2007, pp. KH2007-D-071.

Ansprechpartner

Dieses Bild zeigt  Thomas Veigel
Dr.-Ing.

Thomas Veigel

Wissenschaftlicher Mitarbeiter

Zum Seitenanfang