Faltungs- und Interpolations-Analog-Digital-Umsetzer

Faltungs- und Interpolations-Analog-Digital-Umsetzer für 6,4 GS/s und 12,1 GS/s sowie 9,5 bit Auflösung

Hohe Datenraten und Bandbreiten sind in High-End-Anwendungen wie Hochfrequenz-Messtechnik sehr wichtig. Allerdings kann unter diesen Anforderungen die Linearität der eingesetzten Schaltungen stark leiden. Besonders CMOS-Schaltungen können außerdem bei hohen Datenraten nur noch geringe Eingangsspannungsbereiche verarbeiten. Das ist z.B. in Hochfrequenz-Oszilloskopen ein großer Nachteil.

Silizium-Germanium Hetero-Bipolartransistoren spielen hier ihre große Stärke aus. Sie arbeiten mit größeren Spannungsbereichen und gleichzeitig höheren Schaltfrequenzen als es mit CMOS-Technologien möglich wäre. Besonders nützlich ist dabei die Integration beider Technologien, damit beide ihre jeweiligen Stärken ausspielen können. An unserem Institut setzen wir daher verschiedene solcher modernen BiCMOS-Technologien ein, um sehr schnelle und breitbandige Datenwandler-Frontends mit hoher Linearität zu entwerfen. Dabei können die Transistoren Transitfrequenzen von bis zu aktuell 320 GHz aufweisen.

Ein Beispiel für ein solches Folge-/Halteschaltung mit einer Abtastrate von 6,4 GS/s und 9,5 bit nomineller Auflösung sowie 2 Vpp differenziellem Eingangsspannungsbereich und 50 dBc Dynamikumfang ist in der folgenden Abbildung dargestellt. Es kann eingesetzt werden, um Datenwandler niedrigerer Abtastrate zu parallelisieren, um so die Leistungsfähigkeit z.B. von Hochfrequenz-Sensoren enorm zu steigern.

Blockschaltbild einer 6 GS/s Folge/Halte-Schaltung
Blockschaltbild einer 6 GS/s Folge/Halte-Schaltung

Die Umsetzung der Schaltung erfolgte in einer 0,25 µm SiGe-BiCMOS-Technologie.

Chipfoto einer 6 GS/s Folge/Halte-Schaltung
Chipfoto einer 6 GS/s Folge/Halte-Schaltung

In einem Folgeprojekt werden Faltungs- und Interpolationsumsetzer mit einer Umsetzungsrate von 12,1 GS/s adressiert. Durch den Einsatz einer modernen 55 nm SiGe-BiCMOS-Technologie lässt sich die Leistung trotz Verdopplung der Umsetzungsrate deutlich reduzieren.

Publikationen

  1. 2016

    1. M. Buck, M. Grözing, R. Bieg, J. Digel, X.-Q. Du, P. Thomas, M. Berroth, M. Epp, J. Rauscher, and M. Schlumpp, “A 6 GS/s 9.5 bit pipelined folding-interpolating ADC with 7.3 ENOB and 52.7 dBc SFDR in the 2nd Nyquist band in 0.25 µm SiGe-BiCMOS,” in IEEE Radio Frequency Integrated Circuits Symposium (RFIC), San Francisco, CA, USA, 2016, pp. 15--18.
  2. 2013

    1. M. Buck, M. Grözing, M. Berroth, M. Epp, and S. Chartier, “A 6 GHz input bandwidth 2 Vpp-diff input range 6.4 GS/s track-and-hold circuit in 0.25 mm BiCMOS,” in IEEE Radio Frequency Integrated Circuits Symposium (RFIC), Seattle, WA, USA, 2013, pp. 159--162.

Kontakt

Dieses Bild zeigt  Philipp Thomas
M.Sc.

Philipp Thomas

Wissenschaftlicher Mitarbeiter

Zum Seitenanfang