Bitratenflexibler Abtast-Entzerrer

Bitratenflexibler Abtast-Entzerrer in 130 nm CMOS

Die Datenraten auf Backplanes, über Speicherschnittstellen und auf Multi-Chip-Modulen erreichen bereits heute mehrere Gbit/s pro Leitung und steigen kontinuierlich an. In optischen Weitverkehrsnetzen werden 10 Gbit/s pro Wellenlängenkanal übertragen, und Systeme mit 40 Gbit/s pro Kanal stehen kurz vor der Kommerzialisierung. Bei diesen Datenraten stellen Intersymbolinterferenzen im empfangenen Bitmuster ein immer größeres Problem dar. Hochwertige Platinenmaterialen und optische Dispersionskompensatoren sind teuer, daher stellt eine rein elektronische Vor- oder Nachverzerrung des Signals eine günstige Alternative dar.

 Filterkonzept des Abtastentzerrers
Filterkonzept des Abtastentzerrers
 Chipfoto des Abtastentzerrers
Chipfoto des Abtastentzerrers

Hier wird ein bitratenflexibler Empfangs-Entzerrer für Datenraten bis 10 Gbit/s vorgestellt, welcher mit zeitdiskreten analogen Abtastwerten des Eingangssignals arbeitet. Der Entzerrer kombiniert ein dreistufiges zeitdiskretes FIR-Filter mit einem entscheidungsrückgekoppelten Entzerrer mit zwei Rückführungen. Das FIR-Filter arbeitet mit analogen Folge-Halte-Gliedern, um eine volle Bitratenflexibilität zu erreichen. Im gesamten Filter kommt eine Halbratensignalverarbeitung zum Einsatz, um die Realisierung aller Schaltungsblöcke ohne Spiralinduktivitäten zu ermöglichen. Der realisierte Entzerrer ist kompakt, verbraucht wenig Strom und weist eine geringe Latenzzeit auf, so dass er in mehrfachparallelen Verbindungen, wie zum Beispiel dem Speicherbus, zum Einsatz kommen kann. Der Chip wurde in einer 130 nm CMOS-Technologie gefertigt.

7 Gbit/s über 173 cm lange Leitung auf PCB
7 Gbit/s über 173 cm lange Leitung auf PCB
10 Gbit/s über 90 cm lange Leitung auf PCB
10 Gbit/s über 90 cm lange Leitung auf PCB
 EEEfCOM-Preis Gerotron Infineon
EEEfCOM-Preis Gerotron Infineon

EEEfCOM Innovationspreis 2006

1. Platz in der Kategorie Universitäten:
M. Grözing, B. Philipp, M. Neher, M. Berroth
Bitratenflexibler Abtastentzerrer in CMOS-Technologie

Technische Beschreibung

Publikationen

  1. 2006

    1. M. Grözing, B. Philipp, M. Neher, and M. Berroth, “Sampling Receive Equalizer with Bit-Rate Flexible Operation up to 10 Gbit/s,” in Proceedings of the European Solid-State Circuits Conference (SSCC), Montreux, Switzerland, 2006, pp. 516--519.

Ansprechpartner

Dieses Bild zeigt  Markus Grözing
Dr.-Ing.

Markus Grözing

Arbeitsgruppenleiter IC-Entwurf

Zum Seitenanfang